ad7804/ad7805/ad7808/ad7809
–9–rev. 一个
TERMINOLOGY
相关的 精度
为 这 dacs, 相关的 精度 或者 endpoint 非线性 是 一个
measure 的 这 最大 背离, 在 lsbs, 从 一个 笔直地
线条 passing 通过 这 endpoints 的 这 dac 转移 func-
tion. 计算数量 32 和 33 显示 这 线性 在 3 v 和 5 v
各自.
差别的 非线性
差别的 非线性 是 这 区别 在 这 量过的
改变 和 这 完美的 1 lsb 改变 在 任何 二 调整
代号. 一个 指定 差别的 非线性 的
±
1 lsb maxi-
mum 确保 monotonicity.
偏差 补偿 错误
如果 这 dacs 是 完美的, 这 输出 电压 的 任何 dac 和
midscale 代号 承载 将 是 equal 至 v
偏差
在哪里 v
偏差
是 se-
lected 用 mx1 和 mx0 在 这 控制 寄存器. 这 dac 偏差
补偿 错误 是 这 区别 在 这 真实的 输出 电压
和 v
偏差
, 表示 在 mv.
增益 错误
这 区别 在 这 真实的 和 完美的 相似物 输出
范围, 表示 作 一个 百分比 的 全部-规模 范围. 它 是 这 devia-
tion 在 斜度 的 这 dac 转移 典型的 从 完美的.
零-规模 错误
这 零-规模 错误 是 这 真实的 输出 minus 这 完美的 输出
从 任何 dac 当 零 代号 是 承载 至 这 dac. 如果 补偿
二进制的 编码 是 使用, 这 代号 承载 是 000hex, 和 如果 twos
complement 编码 是 使用, 一个 代号 的 200hex 是 承载 至 这
dac 至 计算 这 零-规模 错误. 零-规模 错误 是 ex-
pressed 在 mv.
数字的-至-相似物 glitch impulse
数字的-至-相似物 glitch impulse 是 这 impulse injected 在 这
相似物 输出 当 这 数字的 输入 改变 状态 和 这
dac 选择 和 这
LDAC
使用 至 更新 这 dac. 它 是
正常情况下 指定 作 这 范围 的 这 glitch 在 nv-s 和 是 mea-
sured 当 这 数字的 输入 代号 是 changed 用 1 lsb 在 这
主要的 carry 转变. regardless 的 whether 补偿 二进制的 或者 twos
complement 编码 是 使用, 这 主要的 carry 转变 occurs 在
这 相似物 输出 电压 改变 的 v
偏差
至 v
偏差
– 1 lsb
或者 恶行 对抗.
数字的 feedthrough
数字的 feedthrough 是 一个 measure 的 这 impulse injected 在
这 相似物 输出 的 一个 dac 从 这 数字的 输入 的 这 一样
dac 但是 是 量过的 当 这 dac 是 不 updated. 它 是 speci-
fied 在 nv secs 和 是 量过的 和 一个 全部-规模 代号 改变 在
这 数据 总线, i.e., 从 所有 0s 至 所有 1s 和 恶行 对抗.
数字的 串扰
数字的 串扰 是 这 glitch impulse transferred 至 这 输出
的 一个 转换器 预定的 至 一个 数字的 代号 改变 至 另一 dac.
它 是 指定 在 nv-s.
相似物 串扰
相似物 串扰 是 一个 改变 在 输出 的 任何 dac 在 回馈
至 一个 改变 在 这 输出 的 一个 或者 更多 的 这 其它 dacs. 它
是 量过的 在 lsbs.
电源 供应 拒绝 比率 (psrr)
这个 规格 indicates 如何 这 输出 的 这 dac 是 af-
fected 用 改变 在 这 电源 供应 电压. 电源-供应
拒绝 比率 是 quoted 在 条款 的 % 改变 在 输出 每 %
改变 在 v
DD
为 全部-规模 输出 的 这 dac. v
DD
是 varied
±
10%.
ad7804/ad7808 接口 部分
这 ad7804 和 ad7808 是 串行 输入 设备. 三 线条
控制 这 串行 接口,
FSIN
, clkin 和 sdin. 这 定时
图解 是 显示 在 图示 1.
二 模式 位 (md1 和 md0) 这个 是 db13 和 db14 的
这 串行 文字 写 至 这 ad7804/ad7808 是 使用 至 deter-
mine whether writing 是 至 这 dac 数据 寄存器 或者 这 控制
寄存器 的 这 设备. 这些 部分 包含 一个 系统 控制
寄存器 为 controlling 这 运作 的 所有 dacs 在 这 包装
作 好 作 一个 频道控制 寄存器 为 controlling 这 运作 的
各自 单独的 dac. 表格 i 显示 如何 至 进入 这些寄存器.
表格 i. 寄存器 选择 表格 为 这 ad7804/ad7808
MD1 MD0 函数
0 0 写 使能 至 系统 控制 寄存器.
0 1 写 使能 至 频道 控制 寄存器.
1 X 写 使能 至 dac 数据 寄存器.
当 这
FSIN
输入 变得 低, 数据 appearing 在 这 sdin
线条 是 clocked 在 这 输入 寄存器 在 各自 下落 边缘 的
clkin. 数据 至 是 transferred 至 这 ad7804/ad7808 是
承载 msb 第一. 图示 4 显示 这 加载 sequence 为 这
ad7804/ad7808 系统 控制 寄存器, 图示 5 显示 这
sequence 为 这 频道 控制 寄存器 写, 和 计算数量 6
和 7 显示 这 sequence 为 加载 数据 至 这 主要的 和 sub
dac 数据 寄存器. 图示 3 显示 这 内部的 寄存器 associ-
ated 和 这 ad7804/ad7808 串行 接口 dacs. 仅有的 一个
dac 结构 是 显示 为 clarity.
数据 寄存器
8
V
偏差
内部的 v
REF
V
DD
/2
REFIN
V
输出
FSIN
CLKIN
SDIN
至 所有
途径
单独的
频道
dac 寄存器
8
8-位 dac
(sub dac)
数据 寄存器
10
dac 寄存器
10
10-位 dac
(主要的 dac)
频道
控制
寄存器
MUX
系统
控制
寄存器
16-位
输入 变换 寄存器
解码器
图示 3. ad7804/ad7808 内部的 寄存器
: 点此下载
