ad5541/ad5542
–11–
rev. 一个
涉及 和 地面
作 这 输入 阻抗 是 代号-依赖, 这 涉及 管脚
应当 是 驱动 从 一个 低-阻抗 源. 这 ad5541/
ad5542 运作 和 一个 电压 涉及 ranging 从 2 v 至
V
DD
. references 在下 2 v将 结果 在 减少 精度.
这 dac’s 全部-规模 输出 电压 是 决定 用 这
涉及. tables i 和 ii 外形 这 相似物 输出 电压
或者 particular 数字的 代号. 为 最佳的 效能,Kelvin
sense 连接 是 提供 在 这 ad5542.
如果 这 应用 doesn’t 需要 独立的 强迫 和 sense 线条,
它们 应当 是 系 一起 关闭 至 这 包装 至 降低
电压 drops 在 这 包装 leads 和 这 内部的 消逝.
电源-在 重置
这些 部分 有 一个 电源-在 重置 函数 至 确保 这 输出
是 在 一个 知道 状态 在之上 电源-向上. 在 电源-向上, 这 dac
寄存器 包含 所有 zeros, 直到 数据 是 承载 从 这 串行
寄存器. 不管怎样, 这 串行 寄存器 是 不 cleared 在 电源-向上,
所以 它的 内容 是 undefined. 当 加载 数据 initially 至 这
dac, 16 位 或者 更多 应当 是 承载 至 阻止 erroneous
数据 appearing 在 这 输出. 如果 更多 比 16 位 是 承载,
这 last 16 是 保持, 和 如果 较少 比 16 是 承载, 位 将 仍然是
从 这 previous 文字. 如果 这 ad5541/ad5542 needs 至 是
连接 和 数据 shorter 比 16 位, 这 数据 应当 是
padded 和 zeros 在 这 lsbs.
电源 供应 和 涉及 bypassing
为 精确 高-决议 效能, 它 是 推荐 那
这 涉及 和 供应 管脚 是绕过 和 一个 10
µ
f tantalum
电容 在 并行的 和 一个 0.1
µ
f 陶瓷的 电容.
微处理器 接合
微处理器 接合 至 这 ad5541/ad5542 是 通过 一个
串行 总线 那 使用 标准 协议 兼容 和 dsp
processors 和 微控制器. 这 communications 频道
需要 一个 3-线 接口 consisting 的 一个 时钟 信号, 一个 数据
信号 和 一个 同步 信号. 这 ad5541/ad5542
需要 一个 16-位 数据 文字 和 数据 有效的 在 这 rising 边缘 的
sclk. 这 dac 更新 将 是 完毕 automatically 当 所有
这 数据 是 clocked 在 或者 它 将 是 完毕 下面 控制 的 ldac
(ad5542 仅有的).
ad5541/ad5542–adsp-2101/adsp-2103 接口
图示 21 显示 一个 串行 接口 在 这 ad5541/ad5542
和 这 adsp-2101/adsp-2103. 这 adsp-2101/adsp-2103
应当 是 设置 至 运作 在 这 sport transmit alternate framing
模式. 这 adsp-2101/adsp-2103 是 编写程序 通过 这
sport 控制 寄存器 和 应当 是 配置 作 跟随:
内部的 时钟 运作, 起作用的 低 framing, 16-位文字
长度. 传递 是 initiated 用 writing 一个 文字 至 这 tx regis-
ter 之后 这 sport 有 被 使能. 作 这 数据 是clocked 输出
在 各自 rising 边缘 的 这 串行 时钟, 一个 反相器 是 必需的
在 这 dsp 和 这 dac, 因为 这 ad5541/ad5542
clocks 数据 在 在 这 下落 边缘 的 这 sclk.
SCLK
DIN
CS
TFS
DT
SCLK
adsp-2101/
adsp-2103*
*additional 管脚 omitted 为 clarity.
ad5541/
AD5542*
LDAC
**
FO
**ad5542 仅有的
图示 21. ad5541/ad5542 至 adsp-2101/adsp-2103
接口
ad5541/ad5542 至 68hc11 接口
图示 22 显示 一个 串行 接口 在 这 ad5541/ad5542
和 这 68hc11 微控制器. sck 的 这 68hc11 驱动
这 sclk 的 这 dac, 当 这 mosi 输出 驱动 这
串行 数据 线条 sdin.
CS
信号 是 驱动 从 一个 的 这
端口 lines. 这 68hc11 是 配置 为 主控 模式; mstr
= 1, cpol = 0, 和 cpha = 0. data appearing 在 这 mosi
输出 是 有效的 在 这 rising 边缘 的 sck.
PC7
MOSI
SCK
68hc11/
68L11*
PC6
SCLK
DIN
CS
*additional 管脚 omitted 为 clarity.
ad5541/
AD5542*
LDAC
**
**ad5542 仅有的
图示 22. ad5541/ad5542 至 68hc11/68l11 接口
ad5541/ad5542 至 microwire 接口
图示 23 显示 一个 接口 在 这 ad5541/ad5542 和
任何 microwire-兼容 设备. 串行 数据 是 shifted 输出
在 这 下落 边缘 的 这 串行 时钟 和 在 这 ad5541/
ad5542 在 这 rising 边缘 的 这 串行 时钟. 非 glue 逻辑 是
必需的 作 这 dac clocks 数据 在 这 输入 变换 寄存器 在
这 rising 边缘.
MICROWIRE*
CS
所以
SCLK
DIN
CS
SCLK
*additional 管脚 omitted 为 clarity.
ad5541/
AD5542*
图示 23. ad5541/ad5542 至 microwire 接口
ad5541/ad5542 至 80c51/80l51 接口
一个 串行 接口 在 这 ad5541/ad5542 和 这 80c51/
80l51 微控制器 是 显示 在 图示 24. txd 的 这
微控制器 驱动 这 sclk 的 这 ad5541/ad5542, 当
rxd 驱动 这 串行 数据 线条 的 这 dac. p3.3 是 一个 位 程序-
mable 管脚 在 这 串行 端口 这个 是 使用 至 驱动
CS
.
这 80c51/80l51 提供 这 lsb first, 当 这 ad5541/
ad5542 expects 这 msb 的 这 16-位 文字 first. 小心 应当
是 带去 至 确保 这 transmit routine takes 这个 在 账户.
当 数据 是 至 是 transmitted 至 这 dac, p3.3 是 带去 低.
数据 在 rxd 是 有效的 在 这 下落 边缘 的 txd, 所以 这 时钟必须
是 inverted 作 这 dac clocks 数据 在 这 输入 变换regis-
ter 在 这 rising 边缘 的 这 串行 时钟. 这 80c51/80l51
transmits 它的 数据 在 8-位 字节 和 仅有的 第八 下落 时钟
edgesoccurring 在 这 transmit 循环. 作 这 dac 需要 一个
16-位 文字, p3.3 必须 是 left 低 之后 这 first 第八 位 是
transferred, 和 brought 高 之后 这 第二 字节 是 trans-
ferred.
LDAC
在 这 ad5542 将 也 是 控制 用
这 80c51/80l51 串行 端口 输出 用 使用 另一 位
可编程序的管脚, p3.4.
p3.3
RxD
TxD
80c51/
80L51*
p3.4
SCLK
DIN
CS
*additional 管脚 omitted 为 clarity.
ad5541/
AD5542*
LDAC
**
**ad5542 仅有的
图示 24. ad5541/ad5542 至 80c51/80l51 接口
: 点此下载
