2
函数的 图解
管脚 描述
标识
管脚
号码 类型 描述
V
CC
26 V
CC
: 这 +5v 电源 供应 管脚. 一个 0.1
µ
f 电容 在 管脚 26 和 7 是
推荐 为 解耦.
地 7 地面
d0-d7 27-34 i/o 数据 总线: 这 数据 总线 线条 是 双向的 三-状态 管脚 连接 至 这
系统 数据 总线.
重置 35 I 重置: 一个 高 在 这个 输入 clears 这 控制 寄存器 和 所有 端口 (一个, b, c) 是 设置
至 这 输入 模式 和 这 “bus hold” 电路系统 转变 在.
CS 6 I 碎片 选择: 碎片 选择 是 一个 起作用的 低 输入 使用 至 使能 这 82C55A 面向 这
数据 总线 为 cpu communications.
RD 5 I 读: 读 是 一个 起作用的 低 输入 控制 信号 使用 用 这 cpu 至 读 状态
信息 或者 数据 通过 这 数据 总线.
WR 36 I 写: 写 是 一个 起作用的 低 输入 控制 信号 使用 用 这 cpu 至 加载 控制
words 和 数据 在 这 82c55a.
a0-a1 8, 9 I 地址: 这些 输入 信号, 在 conjunction 和 这 rd 和 wr 输入, 控制
这 选择 的 一个 的 这 三 端口 或者 这 控制 文字 寄存器. a0 和 a1 是
正常情况下 连接 至 这 least 重大的 位 的 这 地址 总线 a0, a1.
pa0-pa7 1-4, 37-40 i/o 端口 一个: 8-位 输入 和 输出 端口. 两个都 总线 支撑 高 和 总线 支撑 低 电路系统 是
呈现 在 这个 端口.
pb0-pb7 18-25 i/o 端口 b: 8-位 输入 和 输出 端口. 总线 支撑 高 电路系统 是 呈现 在 这个 端口.
pc0-pc7 10-17 i/o 端口 c: 8-位 输入 和 输出 端口. 总线 支撑 电路系统 是 呈现 在 这个 端口.
组 一个
端口 一个
(8)
组 一个
端口 c
UPPER
(4)
组 b
端口 c
更小的
(4)
组 b
端口 b
(8)
组 b
控制
组 一个
控制
数据 总线
缓存区
读
写
控制
逻辑
RD
WR
A1
A0
重置
CS
d7-d0
电源
供应
+5V
地
bi-directional
数据 总线
i/o
pa7-pa0
i/o
pc7-pc4
i/o
pc3-pc0
i/o
pb7-pb0
8-位
内部的
数据 总线
82C55A
: 点此下载
