DS1742
2 的 12
这 rtc 时钟 寄存器 是 翻倍-缓冲 至 避免 进入 的 incorrect 数据 那 能 出现 在 时钟
更新 循环. 这 翻倍 缓冲 系统 也 阻止 时间 丧失 作 这 timekeeping countdown
持续 unabated 用 进入 至 时间 寄存器 数据. 这 ds1742 也 包含 它的 自己的 电源-失败
电路系统, 这个 deselects 这 设备 当 这 v
CC
供应 是 在 一个 输出 的 容忍 情况. 这个 特性
阻止 丧失 的 数据 从 unpredictable 系统 运作 brought 在 用 低 v
CC
作 errant 进入 和
更新 循环 是 避免.
时钟 行动-读 这 时钟
当 这 翻倍-缓冲 寄存器 结构 减少 这 chance 的 读 incorrect 数据, 内部的 updates
至 这 ds1742 时钟 寄存器 应当 是 halted 在之前 时钟 数据 是 读 至 阻止 读 的 数据 在
转变. 不管怎样, halting 这 内部的 时钟 寄存器 updating 处理 做 不 影响 时钟 精度.
updating 是 halted 当 一个 1 是 写 在 这 读 位, 位 6 的 这 century 寄存器, 看 表格 2. 作 长
作 一个 1 仍然是 在 那 位置, updating 是 halted. 之后 一个 halt 是 issued, 这 寄存器 反映 这 计数,
那 是 日, 日期, 和 时间 那 是 电流 在 这 moment 这 halt command 是 issued. 不管怎样, 这
内部的 时钟 寄存器 的 这 翻倍-缓冲 系统 continue 至 更新 所以 那 这 时钟 精度 是 不
影响 用 这 进入 的 数据. 所有 的 这 ds1742 寄存器 是 updated 同时发生地 之后 这 内部的
时钟 寄存器 updating 处理 有 被 re-使能. updating 是 在里面 一个 第二 之后 这 读 位 是
写 至 0. 这 读 位 必须 是 一个 零 为 一个 最小 的 500
µ
s 至 确保 这 外部 寄存器 将
是 updated.
ds1742 块 图解
图示 1
ds1742 真实 表格
表格 1
V
CC
CE OE 我们
模式
DQ
电源
V
IH
X X DESELECT 高-z 备用物品
V
IL
XV
IL
写 数据 在 起作用的
V
IL
V
IL
V
IH
读 数据 输出 起作用的
V
CC
>v
PF
V
IL
V
IH
V
IH
读 高-z 起作用的
V
所以
<v
CC
<v
PF
X X X DESELECT 高-z cmos 备用物品
V
CC
<v
所以
<v
PF
X X X DESELECT 高-z 数据 保持 模式
设置 这 时钟
作 显示 在 表格 2, 位 7 的 这 century 寄存器 是 这 写 位. 设置 这 写 位 至 一个 1, 像 这 读
位, halts updates 至 这 ds1742 寄存器. 这 用户 能 然后 加载 它们 和 这 准确无误的 日, 日期 和
时间 数据 在 24-小时 bcd format. resetting 这 写 位 至 一个 0 然后 transfers 那些 值 至 这 真实的
时钟 counters 和 准许 正常的 运作 至 重新开始.