AD1868
rev. 一个
–6–
1
2
3
4
5
6
7
8
9
11
12
13
14
16
15
LL
DL
CK
DR
LR
DGND
NRL
AGND
NRR
V
L
V
S
AD1868
+
5V
V
O
L
+
5V
10
V
B
L
V
O
R
V
O
L
V
O
R
V
S
V
B
R
图示 8b. 电路系统 使用 电压 biases
这 ad1868 排除 这 需要 为 “false ground” 电路系统.
V
B
r 和 v
B
l 发生 这 必需的 偏差 电压 先前
发生 用 这 “false 地面.” 作 显示 在 图示 8b, v
B
R
和 v
B
l 将 是 使用 作 这 涉及 要点 在 各自 输出
频道. 这个 准许 一个 直流-结合 输出 信号 path. 这个
排除 交流-连接 电容 和 改进 低 频率
效能. 它 应当 是 指出 那 这些 偏差 输出 有
相当地 高 输出 阻抗 和 将 不 驱动 输出
电流 大 比 100
µ
一个 没有 degrading 这 指定
效能.
扭曲量 效能 和 测试
这 thd+n 图示 的 一个 音频的 dac 代表 这 数量 的
不想要的 信号 生产 在 reconstruction 和 playback
的 一个 音频的 波形. 因此, 这 thd+n 规格
提供 一个 直接 方法 至 classify 和 choose 一个 音频的 dac
为 一个 desired 水平的 的 效能.
图示 1 illustrates 这 典型 thd+n 相比 频率 perfor-
mance 的 这 ad1868. 它 是 evident 那 这 thd+n perfor-
mance 的 这 ad1868 仍然是 稳固的 在 所有 三 水平 通过
一个 宽 范围 的 发生率. 一个 加载 阻抗 的 在 least 2 k
Ω
是
推荐 为 最好的 thd+n 效能.
相似物 设备 tests 和 grades 所有 ad1868s 在 这 基准 的
thd+n 效能. 在 这 扭曲量 测试, 一个 高 速
数字的 模式 发生器 transmits 数字的 数据 至 各自 频道
的 这 设备 下面 测试. eighteen-位 数据 是 latched 在 这
dac 在 352.8 khz (8
×
F
S
). 这 测试 波形 是 一个 990.5 hz
sine 波 和 0 db, –20 db, 和 –60 db amplitudes. 一个 4096-
要点 fft calculates 总的 调和的 扭曲量 + 噪音,
信号-至-噪音 比率, 和 d-范围. 非 deglitchers 或者 外部
adjustments 是 使用.
数字的 电路 仔细考虑
输入 数据
这 ad1868 数字的 输入 端口 雇用 five 信号: 数据 left
(dl), 数据 正确的 (dr), 获得 left (ll), 获得 正确的 (lr) 和
时钟 (clk). dl 和 dr 是 这 串行 输入 为 这 left 和
正确的 dacs, 各自. 输入 数据 位 是 clocked 在 这 在-
放 寄存器 在 这 rising 边缘 的 clk. 这 下落 edges 的 ll
和 lr 导致 这 last 18 位 这个 是 clocked 在 这 串行
寄存器 至 是 shifted 在 这 dacs, 因此 updating 这 re-
spective dac 输出. 为 系统 使用 仅有的 一个 单独的 获得 sig-
nal, ll 和 lr 将 是 连接 一起. 为 系统 使用
仅有的 一个 数据 信号, dr 和 dl 将 是 连接 一起.
数据 是 transmitted 至 这 ad1868 在 一个 位 stream composed 的
18-位 words 和 一个 串行, twos complement, msb 第一 format.
left 和 正确的 途径 share 这 时钟 (clk) 信号.
图示 9 illustrates 这 一般 信号 (所需的)东西 为 数据
转移 为 这 ad1868.
CLK
DL
DR
LL
LR
MSB
MSB
LSB
LSB
图示 9. 控制 信号
: 点此下载
