AD7568
rev. b
–11–
PC5
PC6
PC7
SCK
MOSI
CLKIN
SDIN
CLR
LDAC
FSIN
68HC11*
AD7568*
*additional 管脚 omitted 为 clarity
图示 21. ad7568 至 68hc11 接口
在 图示 21,
LDAC
和
CLR
是 控制 用 这 pc6 和
pc5 端口 输出. 作 和 这 80c51, 各自 dac 的 这
ad7568 能 是 updated 之后 各自 二-字节 转移, 或者 else 所有
dacs 能 是 同时发生地 updated.
ad7568–adsp-2101 接口
图示 22 显示 一个 串行 接口 在 这 ad7568 和 这
adsp-2101 数字的 信号 处理器. 这 adsp-2101 将 是
设置 向上 至 运作 在 这 sport transmit 正常的 内部的
framing 模式. 这 下列的 adsp-2101 情况 是 rec-
ommended: 内部的 sclk; 起作用的 高 framing 信号; 16-位
文字 长度. 传递 是 initiated 用 writing 一个 文字 至 这
tx 寄存器 之后 这 sport 有 被 使能. 这 数据 是 然后
clocked 输出 在 每 rising 边缘 的 sclk 之后 tfs 变得 低.
tfs stays 低 直到 这 next 数据 转移.
FO
TFS
DT
SCLK CLKIN
SDIN
CLR
LDAC
FSIN
adsp-2101*
AD7568*
*additional 管脚 omitted 为 clarity
+5V
图示 22. ad7568 至 adsp-2101 接口
ad7568–tms320c25 接口
图示 23显示 一个 接口 电路 为 这 tms320c25
数字的 信号 处理器. 这 数据 在 这 dx 管脚 是 clocked
输出 的 这 处理器’s transmit 变换 寄存器 用 这 clkx
信号.十六-位 transmit format 应当 是 选择 用 设置
这 fo 位 在 这 st1 寄存器 至 0. 这 transmit 运作 是-
gins 当 数据 是 写 在 这 数据 transmit 寄存器 的 这
tms320c25. 这个 数据 将 是 transmitted 当 这 fsx 线条
变得 低 当 clkx 是 高 或者 going 高. 这 数据, 开始
XF
FSX
DX
CLKX CLKIN
SDIN
CLR
LDAC
FSIN
TMS320C25*
AD7568*
*additional 管脚 omitted 为 clarity
+5V
时钟
一代
图示 23. ad7568 至 tms320c25 接口
和 这 msb, 是 然后 shifted 输出 至 这 dx 管脚 在 这 rising
边缘 的 clkx. 当 所有 位 有 被 transmitted, 这 用户
能 更新 这 dac 输出 用 bringing 这 xf 输出 标记 低.
多样的 dac 系统
如果 那里 是 仅有的 二 ad7568s 在 一个 系统, 那里 是 一个 简单的 方法
的 程序编制 各自. 这个 是 显示 在 图示 24. 如果 这 用户
wishes 至 程序 一个 的 这 dacs 在 这 第一 ad7568, 然后
db3 的 这 串行 位 stream 应当 是 设置 至 0, 至 correspond 至
这 状态 的 这 a0 管脚 在 那 设备. 如果 这 用户 wishes 至 pro-
gram 一个 dac 在 这 第二 ad7568, 然后 db3 应当 是 设置 至
1, 至 correspond 至 a0 在 那 设备.
FO
TFS
DT
SCLK CLKIN
SDIN
CLR
LDAC
FSIN
adsp-2101*
AD7568*
*additional 管脚 omitted 为 clarity
+5V
A0
CLKIN
SDIN
CLR
LDAC
FSIN
AD7568*
+5V
A0
图示 24. 接合 adsp-2101 至 二 ad7568s