rev. b
–4–
AD7896
管脚 函数 描述
管脚 管脚
非. Mnemonic 描述
1V
在
相似物 输入. 这 相似物 输入 范围 是 0 v 至 v
DD
.
2V
DD
积极的 供应 电压, +2.7 v 至 5.5 v.
3 AGND 相似物 地面. 地面 涉及 为 追踪/支撑, 比较器 和 dac.
4 SCLK 串行 时钟 输入. 一个 外部 串行 时钟 是 应用 至 这个 输入 至 获得 串行 数据 从
这 ad7896. 一个 新 串行 数据 位 是 clocked 输出 在 这 下落 边缘 的 这个 串行 时钟. 数据
是 有保证的 有效的 为 10 ns 之后 这个 下落 边缘 所以 数据 能 是 accepted 在 这 下落 边缘
当 一个 快 串行 时钟 是 使用. 这 串行 时钟 输入 应当 是 带去 低 在 这 终止 的 这
串行 数据 传递.
5 SDATA 串行 数据 输出. 串行 数据 从 这 ad7896 是 提供 在 这个 输出. 这 串行 数据
是 clocked 输出 用 这 下落 边缘 的 sclk, 但是 这 数据 能 也 是 读 在 这 下落 边缘
的 这 sclk. 这个 是 可能 因为 数据 位 n 是 有效的 为 一个 指定 时间 之后 这 下落
边缘 的 这 sclk (数据 支撑 时间) 和 能 是 读 在之前 数据 位 n+1 变为 有效的 一个
指定 时间 之后 这 下落 边缘 的 sclk (数据 进入 时间) (看 图示 4). 十六 位
的 串行 数据 是 提供 和 四 leading zeros followed 用 这 12 位 的 转换 数据.
在 这 sixteenth 下落 边缘 的 sclk, 这 sdata 线条 是 使保持 为 这 数据 支撑 时间 和
然后 无能 (三-陈述). 输出 数据 编码 是 笔直地 二进制的.
6 DGND 数字的 地面. 地面 涉及 为 数字的 电路系统.
7
CONVST
转变 开始. 边缘-triggered 逻辑 输入. 在 这 下落 边缘 的 这个 输入, 这 track/hold
变得 在 它的 支撑 模式 和 转换 是 initiated. 如果
CONVST
是 低 在 这 终止 的 变换器-
sion, 这 部分 变得 在 电源 向下 模式. 在 这个 情况, 这 rising 边缘 的
CONVST
“wakes up” 这 部分.
8 BUSY 这 busy 管脚 是 使用 至 表明 当 这 部分 是 做 一个 转换. 这 busy 管脚 将 go
高 在 这 下落 边缘 的
CONVST
和 将 返回 低 当 这 转换 是 完全.
管脚 配置
1
2
3
4
8
7
6
5
顶 视图
(不 至 规模)
AD7896
V
在
SDATA
DGND
CONVST
BUSY
V
DD
AGND
SCLK
订货 手册
温度 线性 SNR 包装
模型 范围 错误 (lsb) (db) Option*
AD7896AN –40
°
c 至 +85
°
C
±
1 LSB 70 dB n-8
AD7896BN –40
°
c 至 +85
°
C
±
1/2 LSB 70 dB n-8
AD7896AR –40
°
c 至 +85
°
C
±
1 LSB 70 dB 所以-8
AD7896BR –40
°
c 至 +85
°
C
±
1/2 LSB 70 dB 所以-8
AD7896JR 0
°
c 至 +70
°
C
±
1 LSB 70 dB 所以-8
AD7896SQ –55
°
c 至 +125
°
C
±
1 LSB 70 dB q-8
*n = 塑料 插件; q = cerdip; 所以 = soic.
: 点此下载
