首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:920529
 
资料名称:AD9201ARS
 
文件大小: 431K
   
说明
 
介绍:
Dual Channel, 20 MHz 10-Bit Resolution CMOS ADC
 
 


: 点此下载
  浏览型号AD9201ARS的Datasheet PDF文件第6页
6
浏览型号AD9201ARS的Datasheet PDF文件第7页
7
浏览型号AD9201ARS的Datasheet PDF文件第8页
8
浏览型号AD9201ARS的Datasheet PDF文件第9页
9

10
浏览型号AD9201ARS的Datasheet PDF文件第11页
11
浏览型号AD9201ARS的Datasheet PDF文件第12页
12
浏览型号AD9201ARS的Datasheet PDF文件第13页
13
浏览型号AD9201ARS的Datasheet PDF文件第14页
14
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD9201
–10–
rev. d
涉及 和 涉及 缓存区
这 涉及 和 缓存区 电路系统 在 这 ad9201 是 配置
为 最大 convenience 和 flexibility. 一个 illustration 的 这
相等的 涉及 电路 是 显示 在 图示 26. 这 用户 能
选择 从 five 不同的 涉及 模式 通过 适合的
管脚-strapping (看 表格 i 在下). 这些 管脚 strapping 选项
导致 这 内部的 电路系统 至 reconfigure 它自己 为 这 appropri-
ate 运行 模式.
表格 i. 表格 的 模式
模式 输入 span refsense 管脚 图示
1 v 1 v VREF 22
2 v 2 v AGND 23
可编程序的 1 + (r1/r2) 看 图示 24
外部 = 外部 ref AVDD 25
1 v 模式 (图示 22)
—provides 一个 1 v 涉及 和 1 v 输入
全部 规模. 推荐 为 产品 wishing 至 优化
高 频率 效能, 或者 任何 电路 在 一个 供应 电压
的 较少 比 4 v. 这 部分 是 放置 在 这个 模式 用 shorting 这
refsense 管脚 至 这 vref 管脚.
i 或者 qreft
i 或者 qrefb
IINA
IINB
VREF
0.1
F10
F
0.1
F
0.1
F
0.1
F
AD9201
0.1
F
10
F
10
F
1V
0V
QINB
QINA
5k
5k
REFSENSE
1V
0V
1V
图示 22. 0 v 至 1 v 输入
2 v 模式 (图示 23)
—provides 一个 2 v 涉及 和 2 v 输入
全部 规模. 推荐 为 噪音 敏感的 产品 在 5 v
供应. 这 部分 是 放置 在 2 v 涉及 模式 用 grounding
(shorting 至 avss) 这refsense 管脚.
i 或者 qreft
i 或者 qrefb
IINA
IINB
VREF
0.1
F10
F
0.1
F
0.1
F
0.1
F
AD9201
0.1
F
10
F
10
F
2V
0V
QINB
QINA
5k
5k
REFSENSE
2V
0V
图示 23. 0 v 至 2 v 输入
externally 设置 电压 模式 (图示 24)
—this 模式 使用
这 在-碎片 涉及, 但是 scales 这 精确的 涉及 水平的 though
这 使用 的 一个 外部 电阻 分隔物 网络. vref 是 连线的 至
这 顶 的 这 网络, 和 这 refsense 连线的 至 这 tap
要点 在 这 电阻 分隔物. 这 涉及 水平的 (和 输入 全部
规模) 将 是 equal 至 1 v
×
(r1 + r2)/r1. 这个 方法 能 是
使用 为 电压 水平 从 0.7 v 至 2.5 v.
i 或者 qreft
i 或者 qrefb
VREF
0.1
F10
F
0.1
F
0.1
F
AD9201
REFSENSE
+
AVSS
0.1
F
1
F
R2
R1
1V
vref = 1 +
R2
R1
+
图示 24. 可编程序的 涉及
外部 涉及 模式 (图示 25)
—in 这个 模式, 这 在-
碎片 涉及 是 无能, 和 一个 外部 涉及 是 应用 至
这 vref 管脚. 这个 模式 是 达到 用 tying 这 refsense
管脚 至 avdd.
1V
EXT
涉及
AVDD
i 或者 qreft
i 或者 qrefb
IINA
IINB
VREF
0.1
F10
F
0.1
F
0.1
F
0.1
F
AD9201
0.1
F
10
F
10
F
1V
0V
QINB
QINA
5k
5k
REFSENSE
1V
0V
图示 25. 外部 涉及
涉及 缓存区
—the 涉及 缓存区 结构 takes 这
电压 在 这 vref 管脚 和 水平的-shifts 和 缓存区 它 为 使用
用 各种各样的 subblocks 在里面 这 二 一个/d 转换器. 这 二
转换器 share 这 一样 涉及 缓存区 放大器 至 维持
这 最好的 可能 增益 相一致 在 这 二 转换器. 在 这
interests 的 降低 高 频率 串扰, 这 缓冲
references 为 这 二 转换器 是 separately decoupled 在
这 irefb, ireft, qrefb 和 qreft 管脚, 作 illustrated 在
图示 26.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com