CY7C68000
初步的
文档 #: 38-08016 rev. *e 页 2 的 14
2.0 产品
• dsl modems
•ata 接口
• 记忆 card readers
• legacy 转换 设备
• Cameras
• Scanners
•home pna
• 无线的 lan
• mp3 播放机
• networking.
3.0 函数的 overview
3.1 usb signaling 速
tx2 运作 在 二 的 这 比率 定义 在 这 usb specifi-
cation 2.0, dated april 27, 2000:
• 全部 速, 和 一个 signaling 位 比率 的 12 mbps
• 高 速, 和 一个 signaling 位 比率 的 480 mbps.
tx2 做 不 支持 这 低-速 (ls) signaling 比率 的 1.5
mbps.
3.2 transceiver 时钟 频率
tx2 有 一个 在-碎片 振荡器 电路 那使用 一个 外部 24-
mhz (±100-ppm) 结晶 和 这 下列的 特性:
• 并行的 resonant
• 基本的 模式
• 500-
µ
w 驱动 水平的
• 27–33 pf (5% 容忍) 加载 电容.
一个 在-碎片 阶段-锁 循环 (pll) multiplies 这 24-mhz
振荡器 向上 至 30/60 mhz, 作 必需的 用 这 transceiver
并行的 数据 总线. 这 default utmi 接口 时钟 (clk)
频率 是 决定 用 这 databus16_8 管脚.
3.3 Buses
这 二 包装 准许 为 8/16-位 双向的 数据 总线 为
数据 transfers 至 一个 controlling 单位.
3.4 重置 管脚
一个 输入 管脚 (重置) resets 这 碎片. 这个 管脚 有 hysteresis
和 是 起作用的 高 符合 至 这 utmi 规格. 这
内部的 pll stabilizes 大概 200
µ
s 之后 v
CC
有
reached 3.3v.
3.5 线条 状态
这 线条 状态 输出 管脚 linestate[1:0] 是 驱动 用 combi-
国家的 逻辑 和 将 是 toggling 在 这 “j” 和 这 “k”
states. 它们 是 同步 至 这 clk 信号 为 一个 有效的
信号. 在 这 clk 边缘 这 状态 的 这些 线条 反映 这
状态 的 这 usb 数据 线条. 在之上 这 时钟 边缘 这 0-位 的
这 linestate 管脚 是 这 状态 的 这 dplus 线条 和 这 一个
位 的 linestate 是 这 dminus 线条. 当 同步, 这
设置-向上 和 支撑 定时 的 这 linestate 是 完全同样的 至 这
并行的 数据 总线.
3.6 全部-速 vs. 高-速 选择
这 fs vs. hs 是 完毕 通过 这 使用 的 两个都 xcvrselect 和
这 termselect 输入 信号. 这 termselect 信号 使能
这 1.5 k ohm 拉-向上 在 至 这 dplus 管脚. 当 termselect
是 驱动 低, 一个 se0 是 asserted 在 这 usb 供应 这 hs
末端 和 generating 这 hs 空闲 状态 在 这 总线. 这
xcvrselect 信号 是 这 控制 这个 选择 也 这 fs
transceivers 或者 这 hs transceivers. 用 设置 这个 管脚 至 一个 “0”
这 hs transceivers 是 选择 和 用 设置 这个 位 至 一个 “1”
这 fs transceivers 是 选择.
3.7 运算的 模式
这 运算的 模式 是 控制 用 这 opmode 信号.
这
OpMode
信号 是 有能力 的 inhibiting 正常的
运作 的 这 transceiver 和 evoking 特定的 测试
模式.
这些 模式 引领 效应 立即 和 引领 precedence
在 任何 pending 数据 行动. 这 传递 数据 比率
当 在
OpMode
取决于 在 这 状态 的 这
XcvrSelect
输入.
模式 0 准许 这 transceiver 至 运作 和 正常的 usb
数据 解码 和 encoding.
模式 1 准许 这 transceiver 逻辑 至 支持 一个 软
disconnect 特性 这个 三-states 两个都 这 hs 和 fs
传输者, 和 removes 任何 末端 从 这 usb,
制造 它 呈现 至 一个 upstream 端口 那 这 设备 有 被
disconnected 从 这 总线.
模式 2 使不能运转 位 stuff 和 nrzi encoding 逻辑 所以 1s
承载 从 这 数据
总线 变为 js 在 这
DPLUS
/
DMINUS
线条 和 0s 变为 ks.
4.0 dplus/dminus 阻抗 termina-
tion
这 cy7c68000 做 不 需要 外部 电阻器 为 usb
数据 线条 阻抗 末端 或者 一个 外部 拉 向上 电阻
在 这 dplus 线条. 这些 电阻器 是 组成公司的 在 这
部分. 它们 是 工厂 修整 至 满足 这 (所需的)东西 的
usb 2.0. 包含 这些 电阻器 也 减少 这 管脚
计数 在 这 部分.
opmode[1:0] 模式 描述
00 0 正常的 运作
01 1 非-驱动
10 2 使不能运转 位 stuffing 和
nrzi encoding
11 3 Reserved
: 点此下载
