7
ltc1665/ltc1660
块 diagra
W
PINFUNCTIONS
UUU
地 (管脚 1):
系统 地面.
V
输出 一个
至 v
输出 h
(管脚 2-5 和 12-15):
dac 相似物
电压 输出. 这 输出 范围 是
0
255
256
1665
0
1023
1024
1660
至 V 为 这 LTC
至 V 为 这 LTC
REF
REF
ref (管脚 6):
涉及 电压 输入. 0v
≤
V
REF
≤
V
CC
.
cs/ld (管脚 7):
串行 接口 碎片 选择/加载 输入.
当 cs/ld 是 低, sck 是 使能 为 shifting 数据 在 d
在
在 这 寄存器. 当 cs/ld 是 牵引的 高, sck 是
无能 和 数据 是 承载 从 这 变换 寄存器 在 这
指定 dac 寄存器(s), updating 这 相似物 输出(s).
cmos 和 ttl 兼容.
sck (管脚 8):
串行 接口 时钟 输入. cmos 和 ttl
兼容.
D
在
(管脚 9):
串行 接口 数据 输入. 数据 在 这 d
在
管脚
是 shifted 在 这 16-位 寄存器 在 这 rising 边缘 的 sck.
cmos 和 ttl 兼容.
D
输出
(管脚 10):
串行 接口 数据 输出. 数据 呈现
在 d
输出
16 积极的 sck edges 之后 正在 应用 至 d
在
.
将 是 系 至 d
在
的 另一 ltc1665/ltc1660 为 daisy-
chain operaton. cmos 和 ttl 兼容.
clr (管脚 11):
异步的 clear 输入. 所有 内部的 变换
和 dac 寄存器 是 cleared 至 零 在 这 下落 边缘 的
这 clr 信号, forcing 这 相似物 输出 至 零 规模.
cmos 和 ttl 兼容.
V
CC
(管脚 16):
供应 电压 输入. 2.7v
≤
V
CC
≤
5.5v.
2
15
1GND
V
输出 一个
V
输出 b
V
输出 c
V
输出 d
REF
cs/ld
SCK
V
CC
V
输出 h
V
输出 g
V
输出 f
V
输出 e
CLR
D
输出
D
在
1665/60 bd
16
dac 一个 dac h
3 14
dac b dac g
4 13
dac c dac f
5
7
6
8
10
11
9
12
dac d dac e
地址
解码器
控制
逻辑
变换 寄存器
(ltc1665/ltc1660)
: 点此下载
