mc145151–2 通过 mc145158–2
MOTOROLA
11
输出 管脚
PD
输出
阶段 探测器 一个 输出 (pdip, sog – 管脚 6)
three–state 输出 的 阶段 探测器 为 使用 作 循环 错误
信号. double–ended 输出 是 也 有 为 这个 pur-
pose (看
φ
V
和
φ
R
).
频率 f
V
> f
R
或者 f
V
leading: 负的 脉冲
频率 f
V
< f
R
或者 f
V
lagging: 积极的 脉冲
频率 f
V
= f
R
和 阶段 coincidence: high–imped-
ance 状态
φ
R
,
φ
V
阶段 探测器 b 输出 (pdip, sog – 管脚 4, 3)
这些 阶段 探测器输出 能 是 联合的 externally
为一个 loop–error 信号. 一个 single–ended 输出 是 也avail-
能 为 这个 目的 (看
PD
输出
).
如果频率 f
V
是 更好 比 f
R
或者 如果 这 阶段 的 f
V
是
leading,然后 错误 信息 是 提供 用
φ
V
pulsing 低.
φ
R
仍然是 essentially 高.
如果这 频率 f
V
是 较少 比 f
R
或者 如果 这 阶段 的 f
V
是
lagging,然后 错误 信息 是 提供 用
φ
R
pulsing 低.
φ
V
仍然是 essentially 高.
如果这 频率 的 f
V
= f
R
和 两个都 是 在 阶段, 然后 两个都
φ
V
一个nd
φ
R
remain high except for 一个 small minimum time
时期 当 两个都 脉冲波 低 在 阶段.
LD
锁 探测器 输出 (pdip – 管脚 8, sog – 管脚 9)
Essentially一个 高 水平的 当 循环 是 锁 (f
R
, f
V
的 一样
阶段和频率). ld 脉冲 低 当 循环 是 输出 的
锁.
sw1, sw2
带宽 转变 输出 (pdip – 管脚 13, 14;
sog – 管脚 14, 15)
SW1和 sw2 提供 latched open–drain 输出 corre-
sponding至 数据 位 号码 一个 和二. 这些 输出
能是 系 通过 外部 电阻器 至 电压 作 高 作
15V, independent of the v
DD
supply voltage. these 一个re
典型地使用 为 带宽 转变 功能. 一个 逻辑 1 导致这
输出至 假设 一个 high–impedance状态, 当 一个 逻辑 0
导致 这 输出 至 是 低.
REF
输出
缓冲 涉及 振荡器 输出 (pdip, sog –
管脚 15)
缓冲输出 的 on–chip 涉及 振荡器 或者exter-
nally 提供 reference–input 信号.
电源 供应
V
DD
积极的 电源 供应 (pdip, sog – 管脚 5)
这积极的 电源 供应 潜在的. 这个管脚 将 范围
从 + 3 至 + 9 v 和 遵守 至 v
SS
.
V
SS
负的 电源 供应 (pdip, sog – 管脚 7)
这most negative supplypotential. this pin is usually
地面.
典型 产品
图示 1. microprocessor–controlled tv/catv tuning 系统 和 串行 接口
f
在
3
led 显示
MC14489
键盘
CMOS
mpu/mcu
ENBCLKDATA
1/2 mc1458*
MC145155–2
mc12073/74
预分频器
uhf/vhf
tuner 或者
CATV
front 终止
4.0 mhz
φ
V
φ
R
+
–
* 这
φ
R
和
φ
V
输出 是 喂养 至 一个 外部 combiner/循环 过滤. 看 这 phase–locked 循环 — low–pass 过滤 设计 页
为额外的 信息. 这
φ
R
和
φ
V
输出 摆动 rail–to–rail. 因此, 这 用户 应当 是 细致的 不 至 超过 这 一般
模式输入 范围 的 这 运算 放大 使用 在 这 combiner/循环 过滤.
: 点此下载
