ML6652
4
january 2002
初步的 数据手册
管脚 配置
信号 names followed 用 "#" 表明 起作用的 低 输入.
管脚 非. 信号名字 i/o 描述
配置
4 AD4LIW I sets 这 值 的 这 物理的 layer (phy) 地址 位 4 为 accessing 这 串行
管理 接口, 和 确定 如果 这 link integrity 警告 (liw)
函数 是 使能 或者 无能.
这 link integrity 警告 (liw) 函数 能 仅有的 是 使能 当 仅有的 一个
速 是 有 通过 设置 的 速 ( 管脚 27) 和/或者 管理
寄存器. 当 liw 是 使能 和 这 输入 link 是 向下 在 一个 接口 至
这 媒介 转换器, 这 传输者 输出 在 那 接口 是 转变 止 为
关于 425ms 每 3.8 秒. 它 应用 至 两个都 网络 接口 和 两个都
数据 比率. 如果 这 link 在 这 其它 接口 至 这 媒介 转换器 是 也
向下, 那里 是 非 输出. 这 liw 函数 导致 这 link 向上 指示信号 的 这
link partner 至 blink.
便条: 这个 管脚 是 典型地 读 一个 few microseconds 之后 电源-向上, 如果 它 是 系
至 供应 那 做 不 追踪 这 ml6652 电源 improper 结果 将 出现.
使用 vccd (管脚 19) 作 这 拉 向上 要点, 做 不 增加 解耦 电容 至
这个 输入 管脚 (没有 thoroughly understanding your pcb 布局 dynamics 这
safest 航线 是 至 制造 短的 连接 和 做 不 增加 解耦
电容 至 这个 输入 管脚).
5 AD32 I sets 这 值 的 这 phy 地址 位 3 和 2 为 accessing 这 串行
管理 接口.
便条: 这个 管脚 是 典型地 读 一个 few microseconds 之后 电源-向上, 如果 它 是 系
至 供应 那 做 不 追踪 这 ml6652 电源 improper 结果 将 出现.
使用 vccd (管脚 19) 作 这 拉 向上 要点, 做 不 增加 解耦 电容 至
这个 输入 管脚 (没有 thoroughly understanding your pcb 布局 dynamics 这
safest 航线 是 至 制造 短的 连接 和 做 不 增加 解耦
电容 至 这个 输入 管脚).
顶 视图
ML6652
44-管脚 tqfp (h44-10)
FOINP
FOINN
VCCQ
CQOS
SDFO
GNDFC
速
VCCFC
DUPLEX
PWRDWN#
VCCL
TPOUTP
GNDT
TPOUTN
AD4LIW
AD32
AD10
PECLTP
PECLQU
VCCE
TPINP
TPINN
12 13 14 15 16
FOANDT
TPANDT
FOINSPD
TPINSPD
BCKPLINK
SDTH
RTTP
REQSD
RTOP
GNDB
GNDQ
GNDE
TPOUTOFF#
FOOUTOFF#
GNDD
MDIO
MDC
REFCLK
VCCD
GNDL
IOUT
IOUT#
17 18
1
2
3
4
5
6
7
8
9
10
11
44 43 42 41 40
33
32
31
30
29
28
27
26
25
24
23
39 38
19
37
20
36
21
35
22
34
管脚 描述
: 点此下载
