8/28
¡ 半导体
msm82c59a-2rs/gs/js
管脚 函数 描述
D
7
- d
0
名字
双向的
数据 总线
输入/输出
管脚 标识
输入/输出
函数
RD
读 输入
输入
WR
写 输入 输入
一个
0
地址
输入
输入
CAS
0
-
2
Cascade
地址
输入/输出
SP
/
EN
从动装置 程序
输入/使能
缓存区 输出
输入/输出
这个 3-状态 8-位 双向的 数据 总线 是 使用 在 读 状态
寄存器 和 writing command words 通过 这
RD
/
WR
信号
从 这 cpu, 和 也 在 读 这 call 操作指南 代号 用 这
INTA
信号 从 这 cpu.
CS
碎片 选择
输入
输入
数据 转移 和 这 cpu 是 使能 用
RD
/
WR
当 这个 管脚 是 在
低 水平的. 这 数据 总线 (d
0
thru d
7
) 是 切换 至 高 阻抗
当 这 管脚 是 在 高 水平的. 便条 那
CS
做 不 效应
INTA
.
数据 是 transferred 从 这 msm82c59a-2 至 这 cpu 当 这个 管脚
是 在 低 水平的. irr (中断 要求 寄存器), isr (在-维护
寄存器), imr (中断 掩饰 寄存器), 或者 一个 poll 文字 是 选择
用 ocw3 和 一个
0
.
commands 是 transferred 从 这 cpu 至 这 msm82c59a-2 当
这个 管脚 是 在 低 水平的.
这个 管脚 是 使用 一起 和 这
CS
,
WR
, 和
RD
信号 至 写
commands 在 这 command 寄存器, 和 至 选择 和 读 状态
寄存器. 这个 是 正常情况下 连接 至 这 least 重大的 位 的 这
地址 总线. (一个
0
为 msm80c85ah, 一个
1
为 msm80c86a-10/88a-10).
这些 管脚 是 输出 当 这 msm82c59a-2 是 使用 作 这
主控, 和 输入 当 使用 作 一个 从动装置 (在 cascade 模式). 这些
管脚 是 输出 当 在 单独的 模式.
这个 双 函数 管脚 是 使用 作 一个 输出 至 使能 这 数据 总线
缓存区 在 缓冲 模式, 和 作 一个 输入 为 deciding whether 这
msm82c59a-2 是 至 是 主控 (
SP
/
EN
= 1) 或者 从动装置 (
SP
/
EN
=0)
在 非-缓冲 模式.
INT
中断
输出
输出
当 一个 中断 要求 是 制造 至 这 msm82c59a-2, 这 int
输出 是 切换 至 高 水平的, 和 int 中断 是 sent 至 这 cpu.
当 这个 管脚 是 在 低 水平的, 这 call 操作指南 代号 或者 这
中断 vector 数据 是 使能 面向 这 数据 总线. 当 这 cpu
acknowledges 这 int 中断,
INTA
是 sent 至 这 msm82c59a-2.
(中断 acknowledge sequence).
这些 中断 要求 输入 管脚 为 这 msm82c59a-2 能 是 设置
至 边缘 触发 模式 或者 水平的 触发 模式 ( 用 icw1). 在 边缘 触发
模式, 中断 要求 是 executed 用 这 rising 边缘 的 这 ir 输入
和 holds 它 直到 那 输入 是 acknowledged 用 这 cpu. 在 水平的
触发 模式, 中断 requests 是 executed 用 高 水平的 ir 输入
和 holds 它们 直到 那 输入 是 acknowledged 用 这 cpu. 这些
管脚 有 一个 拉 向上 电阻.
INTA
中断
Acknowledge
输入
输入
IR
0
-
7
要求
输入
输入
: 点此下载
