飞利浦 半导体
SC16C550
uart 和 16-字节 先进先出 和 irda encoder/解码器
产品 数据 rev. 05 — 19 六月 2003 10 的 52
9397 750 11619
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
6.1 内部的 寄存器
这 sc16c550 提供 15 内部的 寄存器 为 monitoring 和 控制. 这些
寄存器 是 显示 在 Tabl e 3 . Twelve 寄存器 是 类似的 至 那些 already 有
在 这 标准 16c550. 这些 寄存器 函数 作 数据 支持 寄存器
(thr/rhr), 中断 状态 和 控制 寄存器 (ier/isr), 一个 先进先出 控制 寄存器
(fcr), 线条 状态 和 控制 寄存器 (lcr/lsr), modem 状态 和 控制
寄存器 (mcr/msr), 可编程序的 数据 比率 (时钟) 控制 寄存器 (dll/dlm),
和 一个 用户 accessible scratchpad 寄存器 (spr). 在之外 这 一般 16c550
特性 和 能力, 这 sc16c550 提供 一个 增强 特性 寄存器 设置
(efr, xon/xoff1-2) 那 提供 在-板 硬件/软件 flow control. 寄存器
功能 是 更多 全部地 描述 在 这 下列的 paragraphs.
[1] 这些 寄存器 是 accessible 仅有的 当 lcr[7] 是 一个 逻辑 0.
[2] 这些 寄存器 是 accessible 仅有的 当 lcr[7] 是 一个 逻辑 1.
[3] 增强 特性 寄存器, xon1, 2 和 xoff1, 2 是 accessible 仅有的 当 这 lcr 是 设置 至
“bf(十六进制).
6.2 先进先出 运作
这 16-字节 transmit 和 receive 数据 fifos 是 使能 用 这 先进先出 控制
寄存器 位-0 (fcr[0]). 和 16c550 设备, 这 用户 能 设置 这 receive 触发
水平的, 但是 不 这 transmit 触发 水平的. 这 接受者 先进先出 部分 包含 一个 时间-输出
函数 至 确保 数据 是 delivered 至 这 外部 cpu. 一个 中断 是 发生
whenever 这 receive 支持 寄存器 (rhr) 有 不 被 读 下列的 这
加载 的 一个 character 或者 这 receive 触发 水平的 有 不 被 reached.
表格 3: 内部的 寄存器 解码
A2 A1 A0 读 模式 写 模式
一般 寄存器 设置 (thr/rhr, ier/isr, mcr/msr, fcr/lsr, spr)
[1]
0 0 0 receive 支持 寄存器 transmit 支持 寄存器
0 0 1 中断 使能 寄存器
0 1 0 中断 状态 寄存器 先进先出 控制 寄存器
0 1 1 线条 控制 寄存器
1 0 0 modem 控制 寄存器
1 0 1 线条 状态 寄存器 n/一个
1 1 0 modem 状态 寄存器 n/一个
1 1 1 scratchpad 寄存器 scratchpad 寄存器
波特 比率 寄存器 设置 (dll/dlm)
[2]
0 0 0 lsb 的 divisor 获得 lsb 的 divisor 获得
0 0 1 msb 的 divisor 获得 msb 的 divisor 获得
增强 寄存器 设置 (efr, xon/止 1-2)
[3]
0 1 0 增强 特性 寄存器 增强 特性 寄存器
1 0 0 xon1 文字 xon1 文字
1 0 1 xon2 文字 xon2 文字
1 1 0 xoff1 文字 xoff1 文字
1 1 1 xoff2 文字 xoff2 文字
: 点此下载
