24LC21
ds21095f-页 4
1996 微芯 技术 公司
2.0 函数的 描述
这 24lc21 运作 在 二 模式, 这 transmit-仅有的
模式 和 这 bi-directional 模式. 那里 是 一个 独立的
二 线 协议 至 支持 各自 模式, 各自 having 一个
独立的 时钟 输入 和 分享 一个 一般 数据 线条
(sda). 这 设备 enters 这 transmit-仅有的 模式 在之上
电源-向上. 在 这个 模式, 这 设备 transmits 数据 位
在 这 sda 管脚 在 回馈 至 一个 时钟 信号 在 这
vclk 管脚. 这 设备 将 仍然是 在 这个 模式 直到 一个
有效的 高 至 低 转变 是 放置 在 这 scl 输入.
当 一个 有效的 转变 在 scl 是 公认的, 这
设备 将 转变 在 这 bi-directional 模式. 这 仅有的
方法 至 转变 这 设备 后面的 至 这 transmit-仅有的
模式 是 至 除去 电源 从 这 设备.
2.1 T
ransmit-仅有的 模式
这 设备 将 电源 向上 在 这 transmit-仅有的 模式.
这个 模式 支持 一个 unidirectional 二 线 协议
为 传递 的 这 内容 的 这 记忆 排列.
这个 设备 需要 那 它 是 initialized 较早的 至 有效的
数据 正在 sent 在 这 transmit-仅有的 模式 (看 最初的-
ization 程序, 在下). 在 这个 模式, 数据 是 trans-
mitted 在 这 sda 管脚 在 8 位 字节, 各自 followed 用 一个
ninth, 无效的 位 (看 图示 2-1). 这 时钟 源 为 这
transmit-仅有的 模式 是 提供 在 这 vclk 管脚, 和
一个 数据 位 是 输出 在 这 rising 边缘 在 这个 管脚. 这
第八 位 在 各自 字节 是 transmitted 大多数 significant
位 first. 各自 字节 在里面 这 记忆 排列 将 是 输出-
放 在 sequence. 当 这 last 字节 在 这 记忆
排列 是 transmitted, 这 输出 将 wrap 周围 至 这
first location 和 continue. 这 bi-directional 模式
时钟 (scl) 管脚 必须 是 使保持 高 为 这 设备 至
仍然是 在 这 transmit-仅有的 模式.
2.2 initialization pr
ocedure
之后 v
CC
有 stabilized, 这 设备 将 是 在 这 trans-
mit-仅有的 模式. nine 时钟 循环 在 这 vclk 管脚 必须
是 给 至 这 设备 为 它 至 执行 内部的 synchro-
nization. 在 这个 时期, 这 sda 管脚 将 是 在 一个 高
阻抗 状态. 在 这 rising 边缘 的 这 tenth 时钟
循环, 这 设备 将 输出 这 first 有效的 数据 位 这个
将 是 这 大多数 significant 位 的 一个 字节. 这 设备 将
电源 向上 在 一个 indeterminate 字节 地址. (看
图示 2-2).
图示 2-1: transmit 仅有的 模式
图示 2-2: 设备 initialization
SCL
SDA
VCLK
T
VAA
T
VAA
B
它
1 (lsb)
N
ULL
B
它
B
它
1 (msb) B
它
7
T
VLOW
T
VHIGH
T
VAA
T
VAA
B
它
8B
它
7H
IGH
I
MPEDANCE
为
9
时钟
循环
T
VPU
12 891011
SCL
SDA
VCLK
V
CC
: 点此下载
