376 EMBEDDED 处理器
这 下列的 表格 lists 一个 brief 描述 的 各自 管脚 在 这 80376 这 下列的 定义 是 使用 在
这些 descriptions
这 named 信号 是 起作用的 LOW
I 输入 signal
O 输出 signal
IO 输入 和 输出 signal
非 电的 connection
标识 类型 名字 和 函数
CLK2 I
CLK2
提供 这 基本的 定时 为 这 80376 为 额外的
信息 看
时钟
在 部分 41
重置 I
重置
suspends 任何 运作 在 progress 和 places 这 80376 在 一个
知道 重置 state 看
中断 信号
在 部分 41 为 额外的
information
D
15
–D
0
IO
数据 总线
输入 数据 在 memory IO 和 中断 acknowledge
读 循环 和 输出 数据 在 记忆 和 IO 写 cycles 看
数据 总线
在 部分 41 为 额外的 information
一个
23
–A
1
O
地址 总线
输出 物理的 记忆 或者 端口 IO addresses 看
地址 总线
在 部分 41 为 额外的 information
WR O
WRITEREAD
是 一个 总线 循环 定义 管脚 那 distinguishes 写
循环 从 读 cycles 看
总线 循环 定义 信号
在 部分
41 为 额外的 information
DC O
DATACONTROL
是 一个 总线 循环 定义 管脚 那 distinguishes 数据
cycles 也 记忆 或者 IO 从 控制 循环 这个 are 中断
acknowledge halt 和 操作指南 fetching 看
总线 循环 定义
信号
在 部分 41 为 额外的 information
MIO O
记忆 IO
是 一个 总线 循环 定义 管脚 那 distinguishes 记忆
循环 从 inputoutput cycles 看
总线 循环 定义 信号
在
部分 41 为 额外的 information
锁 O
总线 锁
是 一个 总线 循环 定义 管脚 那 indicates 那 其它
系统 总线 masters 是 denied 进入 至 这 系统 总线 当 它 是
active 看
总线 循环 定义 信号
在 部分 41 为 额外的
information
ADS O
地址 状态
indicates 那 一个 有效的 总线 循环 定义 和
地址 (wr
DC MIO BHE BLE 和 一个
23
–A
1
) 是 正在 驱动 在
这 80376 pins 看
总线 控制 信号
在 部分 41 为 额外的
information
NA I
NEXT 地址
是 使用 至 要求 地址 pipelining 看
总线
控制 信号
在 部分 41 为 额外的 information
准备好 I
总线 准备好
terminates 这 总线 cycle 看
总线 控制 信号
在
部分 41 为 额外的 information
BHE BLE O
字节 使能
表明 这个 数据 字节 的 这 数据 总线 引领 部分 在
一个 总线 cycle 看
地址 总线
在 部分 41 为 额外的
information
支撑 I
总线 支撑 要求
输入 准许 另一 总线 主控 至 要求
控制 的 这 local bus 看
总线 Arbitration 信号
在 部分 41
为 额外的 information
5
: 点此下载
