首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:954135
 
资料名称:AD7849AR
 
文件大小: 211K
   
说明
 
介绍:
Serial Input, 14-Bit/16-Bit DAC
 
 


: 点此下载
  浏览型号AD7849AR的Datasheet PDF文件第1页
1
浏览型号AD7849AR的Datasheet PDF文件第2页
2

3
浏览型号AD7849AR的Datasheet PDF文件第4页
4
浏览型号AD7849AR的Datasheet PDF文件第5页
5
浏览型号AD7849AR的Datasheet PDF文件第6页
6
浏览型号AD7849AR的Datasheet PDF文件第7页
7
浏览型号AD7849AR的Datasheet PDF文件第8页
8
浏览型号AD7849AR的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
限制 在 +25
C 限制 在 t
最小值
, t
最大值
参数 (所有 版本) (所有 版本) 单位 情况/comments
t
1
3
200 200 ns 最小值 sclk 循环 时间
t
2
50 50 ns 最小值
同步
至 sclk 建制 时间
t
3
70 70 ns 最小值
同步
至 sclk 支撑 时间
t
4
10 10 ns 最小值 数据 建制 时间
t
5
40 40 ns 最小值 数据 支撑 时间
t
6
4
80 80 ns 最大值 sclk 下落 边缘 至 sdo 有效的
t
7
80 80 ns 最小值
LDAC
,
CLR
Pulsewidth
t
r
30 30
µ
s 最大值 数字的 输入 上升 时间
t
f
30 30
µ
s 最大值 数字的 输入 下降 时间
注释
1
有保证的 用 描绘.
2
所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 5 v) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
3
sclk mark/空间 比率 范围 是 40/60 至 60/40.
4
sdo 加载 电容 是 50 pf.
规格 主题 至 改变 没有 注意.
AD7849
rev. b
–3–
重置 规格
(这些 规格 应用 当 这 设备 变得 在 这 重置 模式 在 一个 电源-向上 或者
电源-向下 sequence.) v
输出
unloaded.
参数 所有 版本 单位 测试 情况/comments
V
一个
1
, 低 门槛 电压 为 v
DD
, v
SS
1.2 volt 最大值 这个 是 这 更小的 v
DD
/v
SS
门槛 电压 为 这 重置
0 伏特 典型值 函数. 在之上 这个, 这 重置 是 使活动.
V
B
, 高 门槛 电压 为 v
DD
, v
SS
9.5 伏特 最大值 这个 是 这 高等级的 v
DD
/v
SS
门槛 电压 为 这 重置
6.4 伏特 最小值 函数. 在下 这个, 这 重置 是 使活动. 典型地 8 伏特.
V
C
, 低 门槛 电压 为 v
CC
1 volt 最大值 这个 是 这 更小的 门槛 电压 为 这 重置 函数.
0 伏特 典型值 在之上 这个, 这 重置 是 使活动.
V
D
, 高 门槛 电压 为 v
CC
4 伏特 最大值 这个 是 这 高等级的 v
CC
门槛 电压 为 这 重置 函数.
2.5 伏特 最小值 在下 这个, 这 重置 是 使活动. 典型地 3 伏特.
g2 r
1k
典型值 在 阻抗 的 g2; v
DD
= 2 v; v
SS
= –2 v; i
G2
= 1 毫安.
注释
1
一个 拉-向下 电阻 (65 k
) 在 v
输出
维持 0 v 输出 当 v
DD
/v
SS
是 在下 v
一个
.
规格 主题 至 改变 没有 注意.
定时 特性
1, 2
(v
DD
= +14.25 v 至 +15.75 v; v
SS
= –14.25 v 至 –15.75 v; v
CC
= +4.75 v 至 +5.25 v;
R
L
= 2 k
, c
L
= 200 pf. 所有 规格 t
最小值
至 t
最大值
除非 否则 指出.)
交流 效能 特性
(这些 特性 是 包含 为 设计 guidance 和 是 不
主题 测试. (v
REF+
= +5 v; v
DD
= +14.25 V +15.75 v; V
SS
= –14.25 V –15.75 v; V
CC
= +4.75 V +5.25 v; R
OFS
连接 0 v.)
T 一个, b, c
参数 版本 版本 单位 测试 情况/comments
动态 效能
输出 安排好 时间
1
77
µ
s 典型值 至 0.006% fsr. v
输出
承载. v
REF–
= 0 v.
10 10
µ
s 典型值 至 0.003% fsr. v
输出
承载. v
REF–
= –5 v.
回转 比率 4 4 v/
µ
s 典型值
数字的-至-相似物 glitch impulse 250 250 nv-s 典型值 dac alternately 承载 和 00 . . . 00 和
111 . . . 11. v
输出
unloaded.
LDAC
perma-
nently 低.
BIN
/竞赛 设置 至 1. v
REF–
= –5 v.
150 150 nv-s 典型值
LDAC
频率 = 100 khz
交流 feedthrough 1 1 mv pk-pk 典型值 V
REF–
= 0 v, v
REF+
= 1 v rms, 10 khz sine 波.
dac 承载 和 所有 0s.
BIN
/竞赛 设置 至 0.
数字的 feedthrough 5 5 nv-s 典型值 dac alternately 承载 和 所有 1s 和 所有 0s.
同步
高.
输出 噪音 电压 密度
1 khz–100 khz 80 80 nv/
Hz
典型值 量过的 在 v
输出
. v
REF+
= v
REF–
= 0 v.
BIN
/竞赛 设置 至 0.
注释
1
LDAC
= 0. 安排好 时间 做 不 包含 deglitching 时间 的 5
µ
s (典型值).
规格 主题 至 改变 没有 注意.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com