AD783
rev. 一个
–8–
c1733–12–10/92
打印 在 美国
ad783 至 ad670 接口
这 15 mhz 小 信号 带宽 的 这 ad783 制造 它 一个
好的 选择 为 undersampling 产品. 图示 8 显示
这 接口 在 这 ad783 和 这 ad670 模数转换器, 在哪里
这 ad783 样本 这 新当选的 如果 信号. 为 这个 particular
应用, 这 如果 运输车 是 10.7 mhz 和 这 信息
信号 是 一个 5 khz fsk-modulated 声调. 这 样本-和-支撑
信号 是 应用 至 这 8-位 ad670 模数转换器 和 然后 digitally
processed 为 分析.
这 clkin 信号 是 连接 直接地 至 这 s/h 管脚 的 这
ad783 和 必须 遵守 和 这 acquisition 和 安排好 re-
quirements 的 这 sha. 一个 delayed 版本 的 clkin 是 应用
至 这 r/
W
输入 的 这 ad670 在 顺序 至 accommodate 这
支撑-模式 安排好 (所需的)东西 的 这 ad783. 这 10
µ
s con-
版本 速 的 这 ad670 联合的 和 这 150 ns 支撑-
模式 安排好 时间 的 这 ad783 结果 在 一个 总的 系统
throughput 的 10.15
µ
s.
用 keeping 这 10.7 mhz 如果 输入 至 这 ad783 在 一个 低
振幅, 255 mv p-p, 这 resultant 扭曲量 和 jitter-
induced 噪音 结果 在 大概 45 db 的 动态 范围.
这 ad670 能 是 conveniently 配置 此类 那 它的 全部-
规模 输入 范围 是 255 mv 在 顺序 至 retain 这 全部 8-位
动态 范围 的 这 转换器. 这 最大 样本 比率 的
这 ad670 是 10
µ
s; 因此, 至 遵守 和 这 nyquist
criteria 这 最大 信息 带宽 是 50 khz.
10k
2
7
8
AD670
+V
在
HI
50
相似物
输入
clk 在
10.7mhz
255mv p-p
+V
在
低
–V
在
HI
–V
在
低
一个 -
SHOT
r/w
AD783
16
17
19
18
21
图示 8. ad783 至 ad670 接口
ad783 至 ad671 (12-位, 500 ns 模数转换器) 接口
这 ad783 至 ad671 接口 需要 一个 运算 放大, 一个 双
flip-flop, 和 一个 monostable 多谐振荡器 或者 “one-shot.” 这
运算 放大 amplifies 这
±
2.5 v 输出 的 这 ad783 至 这
全部-规模 输入 的 这 ad671. 适合的 运算 放大器 包含 这
ad841 和 ad845 (看 这 ad671 数据 薄板 为 额外的
信息). 这 flip-flops 和 一个-shot 是 使用 至 发生
这 ad671 encode 脉冲波 和 这 appropriately 安排时间
ad783 s/h 脉冲波.
一个 主控 抽样 时钟 是 系 至 这 时钟 输入 的 flip-flop1
和 这 输入 的 这 一个-shot. 这 d1 输入 的 flip-flop1
应当 是 系 高 和 这 一个-shot 应当 是 配置 至
发生 一个 脉冲波 在 一个 rising 边缘 的 这 抽样 时钟. 这 ris-
ing 边缘 的 这 抽样 时钟 导致 这
Q1
输出 的 这
flip-flop 至 go 低 放置 这 ad783 在 支撑 模式. simulta-
neously, 一个 低 going 脉冲波 是 发生 在 这 一个-shot 输出.
这 长度 的 这个 脉冲波 将 通常地 是 制造 长 足够的 至
准许 这 输出 的 这 ad783 至 settle (支撑-模式 安排好
时间), 但是 因为 的 这 错误-correcting 能力 的 这 ad671,
这 长度 的 这个 脉冲波 将 是减少 至 approximately 200 ns.
这 低 going 一个-shot 输出 是 连接 至 这 时钟 输入
的 flip-flop2. 这 d2 输入 的 flip-flop2 是 系 高. 这 rising
边缘 的 这 低 going 脉冲波 toggles 这 q2 输出 的 flip-flop2 至
一个 高 状态. 这个 输出, 这个 是 系 至 这 encode 输入 的
这 ad671, initiates 一个 转换 的 这 缓冲 输出 信号
的 这 ad783. 这 ad671 issues 这 信号 dav 当 这 con-
版本 是 完全. 这 dav 信号 是 系 至 这 异步的
CLR1
和
CLR2
输入 的 两个都 flip-flops. 当 dav 变得 低,
这
Q1
输出 变得 高 returning 这 ad783 至 这 样本 或者
acquisition 模式. 这 q2 输出 (encode) returns 低 直到
它 是 又一次 triggered 用 这 rising 边缘 的 这 一个-shot 输出.
V
在
AD783
Q2
D1
D2
+5V
时钟
DAV
ENCODE
AIN
AD671
AD84X
一个-
SHOT
Q1
CLR2
CLR1
图示 9. ad783 至 ad671 接口
外形 维度
维度 显示 在 英寸 和 (mm).
8-管脚 cerdip (q-8) 包装
0.200
(5.08)
最大值
0.100 (2.54)
BSC
0.150
(3.81)
最小值
0.405 (10.29)
最大值
8
1
5
4
0.220 (5.59)
0.310 (7.87)
0.014 (0.36)
0.023 (0.58)
0.015 (0.38)
0.060 (1.52)
0.030 (0.76)
0.070 (1.78)
0.290 (7.37)
0.320 (8.13)
0.008 (0.204)
0.015 (0.381)
8-管脚 soic (r-8) 包装
1
4
5
8
0.050 (1.27)
BSC
0.188 (4.77)
0.198 (5.03)
0.150 (3.81)
0.158 (4.01)
0.224 (5.69)
0.248 (6.29)
0.014 (0.36)
0.022 (0.56)
0.195 (4.95)
0.205 (5.21)
0.089 (2.26)
0.107 (2.72)
0.018 (0.46)
0.034 (0.86)
0.007 (0.18)
0.015 (0.38)
0.005 (0.125)
0.011 (0.275)
: 点此下载
