ad7859/ad7859l
rev. 一个
–7–
管脚 函数 描述
Mnemonic 描述
CONVST
转变 开始. 逻辑 输入. 一个 低 至 高 转变 在 这个 输入 puts 这 追踪/支撑 在 它的 支撑
模式 和 开始 转换. 当 这个 输入 是 不 使用, 它 应当 是 系 至 dv
DD
.
RD
读 输入. 起作用的 低 逻辑 输入. 使用 在 conjunction 和
CS
至 读 从 内部的 寄存器.
WR
写 输入. 起作用的 低 逻辑 输入. 使用 在 conjunction 和
CS
至 写 至 内部的 寄存器.
CS
碎片 选择 输入. 起作用的 低 逻辑 输入. 这 设备 是 选择 当 这个 输入 是 起作用的.
REF
在
/ 涉及 输入/输出. 这个 管脚 是 连接 至 这 内部的 涉及 通过 一个 序列 电阻 和 是 这
REF
输出
涉及 源 为 这 相似物-至-数字的 转换器. 这 名义上的 涉及 电压 是 2.5 v 和 这个 呈现 在 这
管脚. 这个 管脚 能 是 过载 用 一个 外部 涉及 或者 能 是 带去 作 高 作 av
DD
. 当 这个 管脚 是 系 至
AV
DD
, 然后 这 c
REF1
管脚 应当 也 是 系 至 av
DD
.
AV
DD
相似物 供应 电压, +3.0 v 至 +5.5 v.
AGND 相似物 地面. 地面 涉及 为 追踪/支撑, 涉及 和 dac.
DV
DD
数字的 供应 电压, +3.0 v 至 +5.5 v.
DGND 数字的 地面. 地面 涉及 要点 为 数字的 电路系统.
C
REF1
涉及 电容 (0.1
µ
f multilayer 陶瓷的). 这个 外部 电容 是 使用 作 一个 承担 源 为 这 inter-
nal dac. 这 电容 应当 是 系 在 这 管脚 和 agnd.
C
REF2
涉及 电容 (0.01
µ
f 陶瓷的 disc). 这个 外部 电容 是 使用 在 conjunction 和 这 在-碎片 谈及-
ence. 这 电容 应当 是 系 在 这 管脚 和 agnd.
AIN1–AIN8 相似物 输入. 第八 相似物 输入 这个 能 是 使用 作 第八 单独的 结束 输入 (关联 至 agnd) 或者 四
pseudo 差别的 输入. 频道 配置 是 选择 用 writing 至 这 控制 寄存器. 毫无 的 这 输入
能 go 在下 agnd 或者 在之上 av
DD
在 任何 时间. 看 表格 iii 为 频道 选择.
w/
B
文字/字节 输入. 当 这个 输入 是 在 一个 逻辑 1, 数据 是 transferred 至 和 从 这 ad7859/ad7859l 在 16-bit
words 在 管脚 db0 至 db15. 当 这个 管脚 是 在 一个 逻辑 0, 字节 转移 模式 是 使能. 数据 是 transferred 在
管脚 db0 至 db7 和 管脚 db8/hben 假设 它的 hben 符合实际.
DB0–DB7 数据 位 0 至 7. 三 状态 数据 i/o 管脚 那 是 控制 用
CS
,
RD
和
WR
. 数据 输出 是 笔直地 二进制的
(单极的 模式) 或者 twos complement (双极 模式).
db8/hben 数据 位 8/高 字节 使能. 当 w/
B
是 高, 这个 管脚 acts 作 数据 位 7, 一个 三 状态 数据 i/o 管脚 那 是 con-
trolled 用
CS
,
RD
和
WR
. 当 w/
B
是 低, 这个 管脚 acts 作 这 高 字节 使能 管脚. 当 hben 是 低,
然后 这 低 字节 的 数据 正在 写 至 或者 读 从 这 ad7859/ad7859l 是 在 db0 至 db7. 当 hben
是 高, 然后 这 高 字节 的 数据 正在 写 至 或者 读 从 这 ad7859/ad7859l 是 在 db0 至 db7.
DB9–DB15 数据 位 9 至 15. 三 状态 数据 i/o 管脚 那 是 控制 用
CS
,
RD
和
WR
. 数据 输出 是 笔直地 bi-
nary (单极的 模式) 或者 twos complement (双极 模式).
CLKIN 主控 时钟 信号 为 这 设备 (4 mhz 为 ad7859, 1.8 mhz 为 ad7859l). sets 这 转换 和 calibra-
tion 时间.
CAL
校准 输入. 一个 逻辑 0 在 这个 管脚 resets 所有 逻辑. 一个 rising 边缘 在 这个 管脚 initiates 一个 校准. 这个 输入
overrides 所有 其它 内部的 行动.
BUSY busy 输出. 这 busy 输出 是 triggered 高 当 一个 转换 或者 一个 校准 是 initiated, 和 仍然是 高
直到 这 转换 或者 校准 是 完成.
睡眠
睡眠 输入. 这个 管脚 是 使用 在 conjunction 和 这 pgmt0 和 pgmt1 位 在 这 控制 寄存器 至 deter-
mine 这 电源-向下 模式. 请 看 这 “power-向下 options” 部分 为 详细信息.
NC 非 连接 管脚. 这些 管脚 应当 是 left unconnected.
: 点此下载
