6.38 10
idt70v24s/l
高-速 3.3v 4k x 16 双-端口 静态的 内存 商业的 温度 范围
busy 定时 (m/
SS
SS
S
= v
IL
)
t
WB
BUSY
输入 至 写
(4)
0—0—0—ns
t
WH
写 支撑 之后
BUSY
(5)
20 — 25 — 25 — ns
端口-至-端口 延迟 定时
t
WDD
写 脉冲波 至 数据 延迟
(1)
—55—60—80ns
t
DDD
写 数据 有效的 至 读 数据 延迟
(1)
—50—55—75ns
交流 电的 特性 在 这
运行 温度 和 供应 电压 范围
(6)
IDT70V24X25 IDT70V24X35 IDT70V24X55
标识 参数 最小值 最大值 最小值 最大值 最小值 最大值 单位
busy 定时 (m/
SS
SS
S
= v
IH
)
t
BAA
BUSY
进入 时间 从 地址 相一致 — 25 — 35 — 45 ns
t
BDA
BUSY
使不能运转 时间 从 地址 不 matched — 25 — 35 — 45 ns
t
BAC
BUSY
进入 时间 从 碎片 低 — 25 — 35 — 45 ns
t
BDC
BUSY
使不能运转 时间 从 碎片 高 — 25 — 35 — 45 ns
t
APS
arbitration priority 设置-向上 时间
(2)
5—5—5—ns
t
BDD
BUSY
使不能运转 至 有效的 数据
(3)
—35—35—40ns
t
WH
写 支撑 之后
BUSY
(5)
20 — 25 — 25 — ns
2911 drw 12
t
DW
t
APS
地址
"一个"
t
WC
数据
输出 "b"
相一致
t
WP
r/
W
"一个"
数据
在 "一个"
地址
"b"
t
DH
有效的
(1)
相一致
BUSY
"b"
t
BDA
有效的
t
BDD
t
DDD
(3)
t
WDD
t
BAA
定时 波形 的 读 和
BUSYBUSY
BUSYBUSY
BUSY
(m/
SS
SS
S
= v
IH
)
(2,4,5)
注释:
2740 tbl 13
1. 端口-至-端口 延迟 通过 内存 cells 从 writing 端口 至 读 端口, 谈及 至 "定时 波形 的 读 和
BUSY
(m /
S
= h)" 或者 "定时 波形
的 写 和 端口-至-端口 延迟 (m /
S
= l)".
2. 至 确保 那 这 早期 的 这 二 端口 wins.
3. t
BDD
是 一个 计算 参数 和 是 这 更好 的 0ns, t
WDD
– t
WP
(真实的), 或者 t
DDD
– t
DW
(真实的).
4. 至 确保 那 这 写 循环 是 inhibited 在 端口 "b" 在 contention 和 端口 "一个".
5. 至 确保 那 一个 写 循环 是 完成 在 端口 "b" 之后 contention 和 端口 "一个".
6. "x" 在 部分 号码 indicates 电源 比率 (s 或者 l).
注释:
1. 至 确保 那 这 早期 的 这 二 端口 wins. t
APS
是 ignored 为 m/
S
= v
IL
(从动装置).
2.
CE
L
=
CE
R
= v
IL
.
3.
OE
= v
IL
为 这 读 端口.
4. 如果 m/
S
= v
IL
(从动装置),
BUSY
是 一个 输入. 然后 为 这个 例子
BUSY
"一个"
= v
IH
和
BUSY
"b"
输入 是 显示 在之上.
5. 所有 定时 是 这 一样 为 两个都 left 和 正确的 端口. 端口 "一个" 将 是 也 这 left 或者 正确的 端口. 端口 "b" 是 这 端口 opposite 从 端口 "a".
: 点此下载
