12月 1990 2
飞利浦 半导体 产品 规格
8-位 并行的-在/串行-输出 变换 寄存器 74hc/hct166
特性
•
同步的 并行的-至-串行 产品
•
同步的 串行 数据 输入 为 容易 expansion
•
时钟 使能 为 “do nothing” 模式
•
异步的 主控 重置
•
为 异步的 并行的 数据 加载 看 “165”
•
输出 能力: 标准
•
I
CC
类别: msi
一般 描述
这 74hc/hct166 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc/hct166 是 8-位 变换 寄存器 这个 有 一个
全部地 同步的 串行 或者 并行的 数据 entry 选择 用
一个 起作用的 低 并行的 使能 (
pe) 输入. 当 pe 是
低 一个 设置-向上 时间 较早的 至 这 低-至-高 时钟
转变, 并行的 数据 是 entered 在 这 寄存器. 当
pe 是 高, 数据 是 entered 在 这 内部的 位 位置 q
0
从 串行 数据 输入 (d
s
), 和 这 remaining 位 是
shifted 一个 放置 至 这 正确的 (q
0
→
Q
1
→
Q
2
, 等.) 和
各自 积极的-going 时钟 转变.
这个 特性 准许 并行的-至-串行 转换器 expansion
用 tying 这 q
7
输出 至 这 d
s
输入 的 这 succeeding
平台.
这 时钟 输入 是 一个 gated-或者 结构 这个 准许 一个
输入 至 是 使用 作 一个 起作用的 低 时钟 使能 (ce) 输入.
这 管脚 分派 为 这 cp 和 ce 输入 是 arbitrary
和 能 是 使反转 为 布局 convenience. 这
低-至-高 转变 的 输入 ce 应当 仅有的 引领 放置
当 cp 是 高 为 predictable 运作. 一个 低 在 这
主控 重置 (mr) 输入 overrides 所有 其它 输入 和
clears 这 寄存器 asynchronously, forcing 所有 位 positions
至 一个 低 状态.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c; t
r
=t
f
= 6 ns
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w):
P
D
=C
PD
×
V
CC
2
×
f
i
+ ∑
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz
f
o
= 输出 频率 在 mhz
∑
(c
L
×
V
CC
2
×
f
o
) = 总 的 输出
C
L
= 输出 加载 电容 在 pf
V
CC
= 供应 电压 在 v
2. 为 hc 这 情况 是 v
I
= 地 至 v
CC
为 hct 这 情况 是 v
I
= 地 至 v
CC
−
1.5 v
订货 信息
看
“74hc/hct/hcu/hcmos 逻辑 包装 information”
.
标识 参数 情况
典型
单位
HC HCT
t
PHL
/ t
PLH
传播 延迟
cp 至 q
7
mr 至 q
7
C
L
= 15 pf; v
CC
=5 v
15
14
20
19
ns
ns
f
最大值
最大 时钟 频率 63 50 MHz
C
I
输入 电容 3.5 3.5 pF
C
PD
电源 消耗 电容 每 包装 注释 1 和 2 41 41 pF
: 点此下载
