12月 1990 2
飞利浦 半导体 产品 规格
四方形 d-类型 flip-flop; 积极的-边缘 触发; 3-state 74hc/hct173
特性
•
gated 输入 使能 为 支撑 (做 nothing) 模式
•
gated 输出 使能 控制
•
边缘-triggered d-类型 寄存器
•
异步的 主控 重置
•
输出 能力: 总线 驱动器
•
I
CC
类别: msi
一般 描述
这 74hc/hct173 是 高-速 si-门 cmos 设备
和 是 管脚 兼容 和 低 电源 肖特基 ttl
(lsttl). 它们 是 指定 在 遵从 和 电子元件工业联合会
标准 非. 7a.
这 74hc/hct173 是 4-位 并行的 加载 寄存器 和
时钟 使能 控制, 3-状态 缓冲 输出 (q
0
至 q
3
)
和 主控 重置 (mr).
当 这 二 数据 使能 输入 (e
1
和 E
2
) 是 低, 这
数据 在 这 d
n
输入 是 承载 在 这 寄存器
synchronously 和 这 低-至-高 时钟 (cp)
转变. 当 一个 或者 两个都 E
n
输入 是 高 一个
设置-向上 时间 较早的 至 这 低-至-高 时钟 转变, 这
寄存器 将 retain 这 previous 数据. 数据 输入 和 时钟
使能 输入 是 全部地 边缘-triggered 和 必须 是 稳固的
仅有的 一个 设置-向上 时间 较早的 至 这 低-至-高 时钟
转变.
这 主控 重置 输入 (mr) 是 一个 起作用的 高
异步的 输入. 当 mr 是 高, 所有 四 flip-flops
是 重置 (cleared) independently 的 任何 其它 输入
情况.
这 3-状态 输出 缓存区 是 控制 用 一个 2-输入 也不
门. 当 两个都 输出 使能 输入 (oe
1
和 OE
2
) 是
低, 这 数据 在 这 寄存器 是 提交 至 这 q
n
输出. 当 一个 或者 两个都 OE
n
输入 是 高, 这
输出 是 强迫 至 一个 高 阻抗 止-状态. 这
3-状态 输出 缓存区 是 完全地 独立 的 这
寄存器 运作; 这 OE
n
转变 做 不 影响 这
时钟 和 重置 行动.
快 涉及 数据
地 = 0 v; t
amb
=25
°
c; t
r
=t
f
=6ns
注释
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w):
P
D
=C
PD
×
V
CC
2
×
f
i
+∑
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz
f
o
= 输出 频率 在 mhz
∑
(c
L
×
V
CC
2
×
f
o
) = 总 的 输出
C
L
= 输出 加载 电容 在 pf
V
CC
= 供应 电压 在 v
2. 为 hc 这 情况 是 v
I
= 地 至 v
CC
为 hct 这 情况 是 v
I
= 地 至 v
CC
−
1.5 V
订货 信息
看
“74hc/hct/hcu/hcmos 逻辑 包装 information”
.
标识 参数 情况
典型
单位
HC HCT
t
PHL
/ t
PLH
传播 延迟
cp 至 q
n
mr 至 q
n
C
L
= 15 pf; v
CC
=5V
17
13
17
17
ns
ns
f
最大值
最大 时钟 频率 88 88 MHz
C
I
输入 电容 3.5 3.5 pF
C
PD
电源 消耗
电容 每 flip-flop
注释 1 和 2 20 20 pF
: 点此下载
