9397 750 13807 © koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
产品 数据 薄板 rev. 03 — 12 十一月 2004 12 的 19
飞利浦 半导体
74HC237
3-至-8 线条 解码器, demultiplexer 和 地址 latches
12. 波形
V
M
= 0.5
×
V
I
.
图 6. 波形 表明 这 地址 输入 (一个) 和 使能 输入 (e2, le) 至 输出
(yn) 传播 延迟 和 这 输出 转变 时间
V
M
= 0.5
×
V
I
.
图 7. 波形 表明 这 使能 输入 (e1) 至 输出 (yn) 传播 延迟 和
这 输出 转变 时间
这 shaded areas 表明 当 这 输入 是 permitted 至 改变 为 predictable 输出
效能.
V
M
= 0.5
×
V
I
.
图 8. 波形 表明 这 数据 设置-向上, 支撑 时间 为 一个 输入 至 le 输入 和 这
获得 使能 脉冲波 宽度
001aab873
一个, e2, le
输入
yn 输出
V
M
t
PHL
t
THL
t
TLH
t
PLH
V
M
001aab874
e1 输入
yn 输出
V
M
t
PHL
t
THL
t
TLH
t
PLH
V
M
t
su
t
h
le 输入
V
M
V
M
001aab875
t
h
t
su
t
W
一个 输入
transparant transparantlatched latched