9397 750 13815 © koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
产品 数据 薄板 rev. 03 — 12 十一月 2004 4 的 21
飞利浦 半导体
74HC73
双 jk flip-flop 和 重置; 负的-边缘 触发
6. 固定 信息
6.1 固定
6.2 管脚 描述
图 4. 逻辑 图解 (一个 flip-flop)
001aab982
C
C
K
J
R
CP
C
C
C
C
C
C
C
C
Q
Q
图 5. 管脚 configuration
73
1CP 1J
1R 1Q
1K 1Q
V
CC
地
2CP 2K
2R 2Q
2J 2Q
001aab978
1
2
3
4
5
6
7 8
10
9
12
11
14
13
表格 3: 管脚 描述
标识 管脚 描述
1
CP 1 时钟 输入 为 flip-flop 1 (高-至-低, 边缘-triggered)
1
R 2 异步的 重置 输入 为 flip-flop 1 (起作用的 低)
1K 3 同步的 k 输入 为 flip-flop 1
V
CC
4 积极的 供应 电压
2
CP 5 时钟 输入 为 flip-flop 2 (高-至-低, 边缘-triggered)
2
R 6 异步的 重置 输入 为 flip-flop 2 (起作用的 低)
2J 7 同步的 j 输入 为 flip-flop 2
2
Q 8 complement flip-flop 2 输出
2Q 9 真实 flip-flop 2 输出
2K 10 同步的 k 输入 为 flip-flop 2
: 点此下载
