AD7846
rev. e
–7–
V
DD
/v
SS
–
伏特
INL
–
LSBs
0.5
11
1.0
12 13 14 15
T
一个
= +25
C
V
REF+
= +5v
V
REF
–
= 0v
增益 = +1
1.5
2.0
2.5
3.0
3.5
4.0
16
图示 13. 典型 线性 vs. v
DD
/v
SS
V
DD
/v
SS
–
伏特
DNL
–
LSBs
0
11
12 13 14 15
T
一个
= +25
C
V
REF+
= +5v
V
REF
–
= 0v
增益 = +1
0.2
1.0
16
0.4
0.6
0.8
图示 14. 典型 monotonicity vs.
V
DD
/v
SS
电路 描述
数字的 部分
图示 15 显示 这 数字的 控制 逻辑 和 在-碎片 数据
latches 在 这 ad7846. 表格 ii 是 这 有关联的 真实 表格.
这 d/一个 转换器 有 二 latches 那 是 控制 用 四
信号:
CS
, r/
W
,
LDAC
和
CLR
. 这 输入 获得 是 con-
nected 至 这 数据 总线 (db15–db0). 一个 文字 是 写 至 这
输入 获得 用 bringing
CS
低 和 r/
W
低. 这 内容 的
这 输入 获得 将 是 读 后面的 用 bringing
CS
低 和 r/
W
高. 这个 特性 是 called “readback” 和 是 使用 在 系统
diagnostic 和 校准 routines.
数据 是 transferred 从 这 输入 获得 至 这 dac 获得 和
这
LDAC
strobe. 这 相等的 相似物 值 的 这 dac
获得 内容 呈现 在 这 dac 输出. 这
CLR
管脚 resets
这 dac获得 内容 至000 . . . 000 或者 100 . . . 000, 取决于-
ing 在 这 状态 的 r/
W
. writing 一个
CLR
负载 000 . . . 000 和
读 一个
CLR
负载 100 . . . 000. 至 重置 一个 dac 至 0 v 在 一个
单极的 系统 这 用户 应当 exercise
CLR
当 r/
W
是 低;
至 重置 至 0 v 在 一个 双极 系统 exercise 这
CLR
当 r/
W
是 高.
r/
W
CLR
CS
DB15 DB0
16
16
16
DAC
db15 rst
db15 设置
DB14
–
DB0
RST
3-状态 i/o
获得
DB15
–
DB0
LATCHES
LDAC
图示 15. 输入 控制 逻辑
表格 ii. 控制 逻辑 真实 表格
CS
r/
W LDAC CLR
函数
1 X X X 3-状态 dac i/o 获得 在 高-
z 状态
0 0 X X dac i/o 获得 承载 和
DB15–DB0
0 1 X X 内容 的 dac i/o 获得
有 在 db15–db0
X X 0 1 内容 的 dac i/o 获得
transferred 至 dac 获得
X 0 X 0 dac 获得 承载 和
000 . . . 000
X 1 X 0 dac 获得 承载 和
100 . . . 000
d/一个 转换
图示 16 显示 这 d/一个 部分 的 这 ad7846. 那里 是
三 dacs, 各自 的 这个 有 它们的 自己的 缓存区 放大器.
dac1 和 dac2 是 4-位 dacs. 它们 share 一个 16-电阻
string 但是 有 它们的 自己的 相似物 multiplexers. 这 电压 谈及-
ence 是 应用 至 这 电阻 string. dac3 是 一个 12-位 电压
模式 dac 和 它的 自己的 输出 平台.
这 4 msbs 的 这 16-位 数字的 代号 驱动 dac1 和 dac2
当 这 12 lsbs 控制 dac3. 使用 dac1 和 dac2, 这
msbs 选择 一个 一双 的 调整 nodes 在 这 电阻 string 和
呈现 那 电压 至 这 积极的 和 负的 输入 的
dac3. 这个 dac interpolates 在 这些 二 电压 至
生产 这 相似物 输出 电压.
至 阻止 nonmonotonicity 在 这 dac 预定的 至 放大器 补偿
电压, dac1 和 dac2 “leap-frog” along 这 电阻 string.
为 例子, 当 切换 从 段 1 至 段 2,
dac1 switches 从 这 bottom 的 段 1 至 这 顶 的
段 2 当 dac2 stays 连接 至 这 顶 的 段
1. 这 代号 驱动 dac3 是 automatically complemented 至
compensate 为 这 倒置 的 它的 输入. 这个 意思 那 任何
线性 影响 预定的 至 放大器 补偿 电压 仍然是 un-
changed 当 切换 从 一个 段 至 这 next 和
16-位 monotonicity 是 保证 如果 dac3 是 monotonic. 所以,
12-位 电阻 相一致 在 dac3 guarantees 整体的 16-位
monotonicity. 这个 是 更 更多 achievable 比 这 16-位
相一致 这个 一个 常规的 r-2r 结构 将 有
需要.
: 点此下载
