AD7869
–8–
rev. 一个
定时 和 控制
交流 和 这 ad7869 是 managed 用 六 专心致志的
管脚. 这些 组成 的 独立的 串行 clocks, 文字 framing 或者
strobe 脉冲, 和 数据 信号 为 两个都 接到 和 transmit-
ting 数据. 转换 开始 和 dac updating 是 控制
用 二 数字的 输入,
CONVST
和
LDAC
. 这些 输入 能
是 asserted independently 的 这 微处理器 用 一个 外部
计时器 当 准确的 抽样 间隔 是 必需的. alterna-
tively, 这
LDAC
和
CONVST
能 是 驱动 从 一个 解码
地址 总线, 准许 这 微处理器 控制 在 变换器-
sion 开始 和 dac updating 作 好 作 数据 交流 至
这 ad7869.
模数转换器 定时
转换 控制 是 提供 用 这
CONVST
输入. 一个 低 至
高 转变 在
CONVST
输入 开始 转换 和 驱动
这 追踪/支撑 放大器 在 它的 支撑 模式. 串行 数据 然后 是-
comes 有 当 转换 是 在 progress. 这 corre-
sponding 定时 图解 是 显示 在 图示 7. 这 文字 长度
是 16 位, 二 leading zeros followed 用 这 14-位 转换
结果 开始 和 这 msb. 这 数据 是 同步 至 这
串行 时钟 输出 (rclk) 和 是 framed 用 这 串行 strobe
(
RFS
). 数据 是 clocked 输出 在 一个 低 至 高 转变 的 这 se-
rial 时钟 和 是 有效的 在 这 下落 边缘 的 这个 时钟 当 这
RFS
输出 是 低.
RFS
变得 低 在 这 开始 的 转换, 和
这 第一 串行 数据 位 (这个 是 这 第一 leading 零) 是 有效的 在
这 第一 下落 边缘 的 rclk. 所有 这 模数转换器 串行 线条 是
打开-流 输出 和 需要 外部 拉-向上 电阻器.
t
1
t
13
t
3
t
2
t
4
t
6
t
5
CONVST
RFS
1
RCLK
2,3
DR
1
DB13 DB12 DB11 DB1 DB0
转换 时间
图示 7. 模数转换器 控制 定时 图解
这 串行 时钟 输出 是 获得 从 这 模数转换器 主控 时钟
源, 这个 将 是 内部的 或者 外部. 正常情况下, rclk 是
必需的 在 这 串行 传递 仅有的. 在 这些 具体情况, 它
能 是 shut 向下 (i.e., 放置 在 三-状态) 在 这 终止 的
转换 至 准许 多样的 adcs 至 share 一个 一般 串行
总线. 不管怎样, 一些 串行 系统 (e.g., tms32020) 需要 一个
串行 时钟 那 runs continuously. 两个都 选项 是 有
在 这 ad7869 模数转换器. 和 这 控制 输入 在 0 v,
rclk 是 noncontinuous; 当 它 是 在 –5 v, rclk 是
持续的.
dac 定时
这 ad7869 dac 包含 二 latches, 一个 输入 获得 和 一个
dac 获得. 数据 必须 是 承载 至 这 输入 获得 下面 这
控制 的 这 tclk,
TFS
和 dt 串行 逻辑 输入. 数据 是
然后 transferred 从 这 输入 获得 至 这 dac 获得 下面
这 控制 的 这
LDAC
信号. 仅有的 这 数据 在 这 dac 获得
确定 这 相似物 输出 的 这 ad7869.
数据 是 承载 至 这 输入 获得 下面 控制 的 tclk,
TFS
和 dt. 这 ad7869 dac expects 一个 16-位 stream 的 串行
数据 在 它的 dt 输入. 数据 必须 是 有效的 在 这 下落 边缘 的
tclk. 这
TFS
输入 提供 这 框架 同步 sig-
nal, 这个 tells 这 ad7869 dac 那 有效的 串行 数据 将 是
有 为 这 next 16 下落 edges 的 tclk. 图示 8 显示
这 定时 图解 为 这 串行 数据 format.
DB13 DB12
DB11 DB10 DB1 DB0
t
7
t
8
t
9
t
10
t
11
TFS
TCLK
DT
don't
小心
don't
小心
图示 8. dac 控制 定时 图解
虽然 16 位 的 数据 是 clocked 在 这 输入 获得, 仅有的
14 位 是 transferred 在 这 dac 获得. 因此, 二 位
在 这 stream 是 don’t cares 自从 它们的 值 做 不 影响 这
dac 获得 数据. 这 位 positions 是 二 don’t cares, followed
用 这 14-位 dac 数据 开始 和 这 msb.
这
LDAC
信号 控制 这 转移 的 数据 至 这 dac
获得. 正常情况下, 数据 是 承载 至 这 dac 获得 在 这 下落
边缘 的
LDAC
. 不管怎样, 如果
LDAC
是 使保持 低, 然后 串行 数据
是 承载 至 这 dac 获得 在 这 sixteenth 下落 边缘 的
tclk. 如果
LDAC
变得 低 在 这 加载 的 串行 数据 至
这 输入 获得, 非 dac 获得 更新 takes 放置 在 这 下落
边缘 的
LDAC
. 如果
LDAC
stays 低 直到 这 串行 转移 是
完成, 这 更新 takes 放置 在 这 sixteenth 下落 边缘
的 tclk. 如果
LDAC
returns 高 在之前 这 串行 数据 转移
是 完成, 非 dac 获得 更新 takes 放置.
: 点此下载
