rev. 0
AD1888
–5–
重置
位_clk
sdata_在
t
rst_低
t
RST2CLK
t
TRI2ACTV
t
TRI2ACTV
图示 1. cold 重置 定时 (codec 是 供应 这 位_clk 信号)
同步
位_clk
t
同步_高
t
SYNC2CLK
图示 2. warm 重置 定时
位_clk
同步
t
clk_低
t
clk_高
t
clk_时期
t
同步_低
t
同步_时期
t
同步_高
图示 3. 时钟 定时
位_clk
同步
sdata_在
sdata_输出
t
RISECLK
t
FALLCLK
t
RISESYNC
t
FALLSYNC
t
RISEDIN
t
FALLDIN
t
RISEDOUT
t
FALLDOUT
图示 4. 信号 上升 和 下降 时间
位_clk
同步
sdata_在
sdata_输出
位_clk 不 至 规模
slot 1 slot 2
写 至
0x26
数据
PR4
t
s2_pdown
图示 5. 交流-link 低 电源 模式 定时
位_clk
sdata_输出
sdata_在
同步
t
CO
t
建制
V
IH
V
IL
V
OH
V
OL
t
支撑
图示 6. 交流-link 低 电源 模式 定时
重置
sdata_输出
sdata_在, 位_clk,
eapd, spdif_输出
和 数字的 i/o
hi-z
t
SETUP2RST
t
止
图示 7. ate 测试 模式
: 点此下载
