ad1890/ad1891
–10–
rev. 0
先进先出 写
地址
发生器
先进先出
串行 数据
输入 单位
先进先出 读
地址
发生器
ACCUMULATOR
串行 数据
输出 单位
样本 时钟 比率
伺服 控制 循环
POLYPHASE
系数
只读存储器
只读存储器 地址
发生器
polyphase 过滤
选择
数据_i
lr_i
lr_o
wclk_o
bclk_o
lr_i
wclk_i
bclk_i
fir convolver
数据_o
开始
地址
频率
回馈
压缩
F
SOUT
< f
SIN
lr_i lr_o
lr_i
(f
SIN
)
lr_o
(f
SOUT
)
图示 6. ad1890/ad1891 函数的 块 图解
异步的 样本 比率 转换 下面 这 polyphase 过滤
bank 模型 是 accomplished 用 selecting 这 输出 的 一个 particu-
lar polyphase 过滤 在 这 基准 的 这 temporal relationship 是-
tween 这 输入 样本 时钟 和 这 输出 样本 时钟
events. 图示 5 显示 这 desired 过滤 组 延迟 作 一个 func-
tion 的 这 相关的 时间 区别 在 这 电流 输出
样本 时钟 和 这 last 输入 样本 时钟. 如果 一个 输出
样本 是 要求 late 在 这 输入 样本 时期, 然后 一个 短的
过滤 延迟 是 必需的, 和 如果 一个 输出 样本 是 要求
early 在 这 输入 样本 时期, 然后 一个 长 过滤 延迟 是 re-
quired. 这个 nonintuitive 结果 arises 从 这 事实 那 fir fil-
ters 总是 生产 一些 延迟, 所以 那 selecting 一个 过滤 和
shorter 延迟 moves 这 interpolated 样本 closer 至 这 newest
输入 样本.
一个 短的 延迟 corresponds 至 一个 大 补偿 在 这 dense fir
过滤 系数 排列, 和 一个 长 延迟 corresponds 至 一个 小
补偿. 便条 那 因为 这 输出 样本 时钟 能 arrive 在
任何 arbitrary 时间 和 遵守 至 这 输入 样本 时钟, 这
选择 的 一个 polyphase 过滤 和 这个 至 convolve 这 输入
sequence occurs 在 每 输出 样本 时钟 事件. occasion-
ally 这 先进先出 这个 holds 这 输入 sequence 在 这 fir con-
volver 是 也 不 incremented, 或者 incremented 用 二 在
输出 样本 clocks (看 时期 一个 和 b 在 图示 5); 这个
发生 更多 常常 当 这 输入 和 输出 样本 时钟
发生率 是 dissimilar 比 当 它们 是 关闭 一起.
不管怎样, 在 这个 situation, 一个 适合的 polyphase 过滤 是
选择 至 处理 这 输入 信号, 和 因此 一个 精确 输出
样本 是 计算. 输入 和 输出 样本 是 不 skipped
或者 重复的 (除非 这 输入 先进先出 underflows 或者 overflows), 作
是 这 情况 在 一些 其它 样本 比率 转换器 implementations.
至 获得 一个 精确 转换, 一个 大 号码 的 polyphase
过滤 是 需要. 这 ad1890/ad1891 sampleports 使用 这
相等的 的 65,536 polyphase 过滤 至 达到 它们的 profes-
sional 音频的 质量 扭曲量 和 动态 范围 规格.
样本 时钟 追踪
它 应当 是 clear 那, 在 也 模型, 这 准确无误的 computation
的 这 比率 在 这 输入 样本 比率 (作 决定 从
这 left/
正确的
输入 时钟, l
R
_i) 和 这 输出 样本 比率 (作
决定 从 这 left/
正确的
输出 时钟, l
R
_o) 是 核心的 至
这 质量 的 这 输出 数据 stream. 它 是 straightforward 至
计算 这个 比率 如果 这 样本 比率 是 fixed 和 同步的;
这 challenge 是 至 准确地 追踪 dynamically varying 和
异步的 样本 比率, 作 好 作 至 账户 为 jitter.
AB
输出 sequence
PAST
FUTURE
振幅
振幅
短的
延迟
长
延迟
小
补偿
大
补偿
必需的 过滤 组 延迟 至
计算 要求 输出 样本
补偿 在 dense fir 过滤 系数 排列
至 进入 必需的 polyphase 过滤
输入 sequence
图示 5. 输入 和 输出 时钟 事件 relationship
这 ad1890/ad1891 sampleports solve 这个 问题 用
embedding 这 比率 computation 电路 在里面 一个 数字的 伺服
控制 循环, 作 显示 在 图示 6. 这个 控制 循环 包含
特定的 provisions, 至 准许 为 这 精确 追踪 的 dynami-
cally changing 样本 比率. 这 输出 的 这 控制 循环 是
这 开始 读 地址 为 这 输入 数据 先进先出 和 这 过滤
系数 只读存储器. 这些 开始 地址 是 使用 用 这 先进先出
和 只读存储器 地址 发生器, 作 显示 在 图示 6.
这 输入 数据 先进先出 写 地址 是 发生 用 一个 计数器
这个 是 clocked 用 这 输入 样本 时钟 (i.e., l
R
_i). 它 是 非常
重要的 那 这 先进先出 读 地址 和 这 先进先出 写 ad-
dress 做 不 交叉, 作 这个 意思 那 这 先进先出 有 也
underflowed 或者 overflowed. 这个 仔细考虑 affects 这
选择 的 安排好 时间 的 这 控制 循环. 当 一个 步伐 改变
在 这 样本 比率 occurs, 这 相关的 positions 的 这 读 和
写 地址 将 改变 当 这 循环 是 安排好. 一个 快 设置-
tling 循环 将 act 至 保持 这 先进先出 读 和 写 地址
separated 更好的 比 一个 慢 安排好 循环. 这 ad1890/
ad1891 包含 一个 用户 可选择的 管脚 (setlslw) 至 设置 这
循环 安排好 时间 那 essentially 改变 这 coefficients 的 这
数字的 伺服 控制 循环 过滤. 这 状态 的 这 setlslw 管脚
能 是 changed 在-这-fly 但是 是 正常情况下 设置 和 forgotten.
: 点此下载
