–3–rev. b
ad7811/ad7812
参数 y 版本 单位 测试 情况/comments
电源 供应
V
DD
2.7 v 最小值 为 指定 效能
5.5 v 最大值
I
DD
数字的 输入 = 0 v 或者 v
DD
正常的 运作 3.5 毫安 最大值
电源-向下
全部 电源-向下 1
µ
一个 最大值
partial 电源-向下 (内部的 ref) 350
µ
一个 最大值 看 电源-向上 时间 部分
电源 消耗 V
DD
= 3 v
正常的 运作 10.5 mw 最大值
自动 全部 电源-向下 看 电源 vs. throughput 部分
throughput 1 ksps 31.5
µ
w 最大值
throughput 10 ksps 315
µ
w 最大值
throughput 100 ksps 3.15 mw 最大值
partial 电源-向下 (内部的 ref) 1.05 mw 最大值
全部 电源-向下 3
µ
w 最大值
注释
1
看 terminology.
2
样本 测试 在 最初的 释放 和 之后 任何 redesign 或者 处理 改变 那 将 影响 这个 参数.
规格 主题 至 改变 没有 注意.
定时 特性
1, 2
参数 y 版本 单位 情况/comments
t
电源-向上
1.5
µ
s (最大值) 电源-向上 时间 的 ad7811/ad7812 之后 rising 边缘 的
CONVST
t
1
2.3
µ
s (最大值) 转换 时间
t
2
20 ns (最小值)
CONVST
Pulsewidth
t
3
25 ns (最小值) sclk 高 pulsewidth
t
4
25 ns (最小值) sclk 低 pulsewidth
t
5
3
5 ns (最小值) rfs rising 边缘 至 sclk rising 边缘 建制 时间
t
6
3
5 ns (最小值) tfs 下落 边缘 至 sclk 下落 边缘 建制 时间
t
7
3
10 ns (最大值) sclk rising 边缘 至 数据 输出 有效的
t
8
10 ns (最小值) din 数据 有效的 至 sclk 下落 边缘 建制 时间
t
9
5 ns (最小值) din 数据 有效的 之后 sclk 下落 边缘 支撑 时间
t
10
3, 4
20 ns (最大值) sclk rising 边缘 至 d
输出
高 阻抗
t
11
100 ns (最小值) dout 高 阻抗 至
CONVST
下落 边缘
注释
1
样本 测试 至 确保 遵从.
2
看 计算数量 16, 17 和 18.
3
这些 号码 是 量过的 和 这 加载 电路 的 图示 1. 它们 是 定义 作 这 时间 必需的 为 这 o/p 至 交叉 0.8 v 或者 2.4 v 为 v
DD
= 5 v
±
10% 和
0.4 v 或者 2 v 为 v
DD
= 3 v
±
10%.
4
获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 是 然后 extrapolated 后面的
至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间, t
11
, quoted 在 这 定时 特性 是 这 真实 总线 relinquish
时间 的 这 部分 和 作 此类 是 独立 的 外部 总线 加载 capacitances.
规格 主题 至 改变 没有 注意.
(v
DD
= 2.7 v 至 5.5 v, v
REF
= v
DD
[ext] 除非 否则 指出)
2.1v
200
一个
C
L
50pF
I
OH
至
输出
管脚
I
OL
200
一个
图示 1. 加载 电路 为 数字的 输出 定时 规格
: 点此下载
