首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:963571
 
资料名称:AD7854AQ
 
文件大小: 264K
   
说明
 
介绍:
3 V to 5 V Single Supply, 200 kSPS 12-Bit Sampling ADCs
 
 


: 点此下载
  浏览型号AD7854AQ的Datasheet PDF文件第1页
1
浏览型号AD7854AQ的Datasheet PDF文件第2页
2
浏览型号AD7854AQ的Datasheet PDF文件第3页
3

4
浏览型号AD7854AQ的Datasheet PDF文件第5页
5
浏览型号AD7854AQ的Datasheet PDF文件第6页
6
浏览型号AD7854AQ的Datasheet PDF文件第7页
7
浏览型号AD7854AQ的Datasheet PDF文件第8页
8
浏览型号AD7854AQ的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ad7854/ad7854l
–4–
rev. b
限制 在 t
最小值
, t
最大值
(一个, b, s 版本)
参数 5 v 3 v 单位 描述
f
CLKIN
2
500 500 khz 最小值 主控 时钟 频率
4 4 mhz 最大值
1.8 1.8 mhz 最大值 l 版本
t
1
3
100 100 ns 最小值
CONVST
Pulsewidth
t
2
50 90 ns 最大值
CONVST
至 busy
传播 延迟
t
转变
4.5 4.5
µ
s 最大值 转换 时间 = 18 t
CLKIN
10 10
µ
s 最大值 l 版本 1.8 mhz clkin. 转换 时间 = 18 t
CLKIN
t
3
15 15 ns 最小值 hben 至
RD
建制 时间
t
4
5 5 ns 最小值 hben 至
RD
支撑 时间
t
5
0 0 ns 最小值
CS
RD
至 建制 时间
t
6
0 0 ns 最小值
CS
RD
支撑 时间
t
7
55 70 ns 最小值
RD
Pulsewidth
t
8
4
50 50 ns 最大值 数据 进入 时间 之后
RD
t
9
5
5 5 ns 最小值 总线 relinquish 时间 之后
RD
40 40 ns 最大值
t
10
60 70 ns 最小值 最小 时间 在 读
t
11
0 0 ns 最小值 hben 至
WR
建制 时间
t
12
5 5 ns 最大值 hben 至
WR
支撑 时间
t
13
0 0 ns 最小值
CS
WR
建制 时间
t
14
0 0 ns 最大值
CS
WR
支撑 时间
t
15
55 70 ns 最小值
WR
Pulsewidth
t
16
10 10 ns 最小值 数据 建制 时间 在之前
WR
t
17
5 5 ns 最小值 数据 支撑 时间 之后
WR
t
18
4
1/2 t
CLKIN
1/2 t
CLKIN
ns 最小值 新 数据 有效的 在之前 下落 边缘 的 busy
t
19
50 70 ns 最小值 hben 高 脉冲波 持续时间
t
20
50 70 ns 最小值 hben 低 脉冲波 持续时间
t
21
40 60 ns 最小值 传播 延迟 从 hben rising 边缘 至 数据 有效的
t
22
40 60 ns 最小值 传播 延迟 从 hben 下落 边缘 至 数据 有效的
t
23
2.5 t
CLKIN
2.5 t
CLKIN
ns 最大值
CS
至 busy
在 校准 sequence
t
CAL
6
31.25 31.25 ms 典型值 全部 自-校准 时间, 主控 时钟 依赖 (125013
t
CLKIN
)
t
CAL1
6
27.78 27.78 ms 典型值 内部的 dac 加 系统 全部-规模 cal 时间, 主控 时钟
依赖 (111124 t
CLKIN
)
t
CAL2
6
3.47 3.47 ms 典型值 系统 补偿 校准 时间, 主控 时钟 依赖
(13889 t
CLKIN
)
注释
1
样本 测试 在 +25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
mark/空间 比率 为 这 主控 时钟 输入 是 40/60 至 60/40.
3
CONVST
pulsewidth here 仅有的 应用 为 正常的 运作. 当 这 部分 是 在 电源-向下 模式, 一个 不同的
CONVST
pulsewidth 应用 (看 电源-向下
部分).
4
量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.8 v 或者 2.4 v.
5
t
9
是 获得 表格 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 是 然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间, t
9
, quoted 在 这 定时 特性 是 这 真实 总线 relinquish
时间 的 这 部分 和 是 独立 的 这 总线 加载.
6
这 典型 时间 指定 为 这 校准 时间 是 为 一个 主控 时钟 的 4 mhz. 为 这 l 版本 这 校准 时间 将 是 变长 比 那些 quoted here 预定的 至
这 1.8 mhz 主控 时钟.
规格 主题 至 改变 没有 注意.
定时 规格
1
(av
DD
= dv
DD
= +3.0 v 至 +5.5 v; f
CLKIN
= 4 mhz 为 ad7854 和 1.8 mhz 为 ad7854l;
T
一个
= t
最小值
至 t
最大值
, 除非 否则 指出)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com