AD7849
rev. b
–5–
TERMINOLOGY
least 重大的 位
这个 是 这 相似物 weighting 的 1 位 的 这 数字的 文字 在 一个 dac.
为 这 ad7849, b, c 和 t 版本, 1 lsb = (v
REF+
–V
REF–
)/
2
16
. 为 这 ad7849, 一个 版本, 1 lsb = (v
REF+
– v
REF–
)/2
14
.
相关的 精度
相关的 精度 或者 endpoint 非线性 是 一个 measure 的 这
最大 背离 从 一个 笔直地 线条 passing 通过 这
endpoints 的 这 dac 转移 函数. 它 是 量过的 之后
调整 为 两个都 endpoints (i.e., 补偿 和 增益 errors 是 ad-
justed 输出) 和 是 正常情况下 表示 在 least 重大的 位 或者
作 一个 percentage 的 全部-规模 范围.
差别的 非线性
差别的 非线性 是 这 区别 在 这 量过的
改变 和 这 完美的 改变 在 任何 二 调整 代号. 一个
指定 差别的 非线性 的 较少 比
±
1 lsb 在 这
运行 温度 范围 确保 monotonicity.
增益 错误
增益 错误 是 一个 measure 的 这 输出 错误 在 一个 完美的
dac 和 这 真实的 设备 输出 和 所有 1s 承载 之后 补偿
错误 有 被 调整 输出. 增益 错误 是 可调整的 至 零
和 一个 外部 分压器.
补偿 错误
这个 是 这 错误 呈现 在 这 设备 输出 和 所有 0s 承载
在 这 dac. 它 是 预定的 至 运算 放大 输入 补偿 电压 和 偏差
电流 和 这 dac 泄漏 电流.
双极 零 错误
当 这 ad7849 是 连接 为 双极 输出 和
(100 . . . 000) 是 承载 至 这 dac, 这 背离 的 这 相似物
输出 从 这 完美的 midscale 的 0 v, 是 called 这 双极 零
错误.
数字的-至-相似物 glitch impulse
这个 是 这 数量 的 承担 injected 从 这 数字的 输入 至
这 相似物 输出 当 这 输入 改变 状态. 这个 是 也不-
mally 指定 作 这 范围 的 这 glitch 在 nv-secs.
乘以 feedthrough 错误
这个 是 一个 交流 错误 预定的 至 电容的 feedthrough 从 也 的
这 v
REF
terminals 至 v
输出
当 这 dac 是 承载 和 所有 0s.
数字的 feedthrough
当 这 dac 是 不 选择 (
同步
是 使保持 高), 高 fre-
quency 逻辑 activity 在 这 数字的 输入 是 capacitively 结合
通过 这 设备 至 显示 向上 作 噪音 在 这 v
输出
管脚. 这个
噪音 是 数字的 feedthrough.
管脚 函数 描述
管脚 Mnemonic 描述
1V
REF+
V
REF+
输入. 这 dac 是 指定 为 v
REF+
的 +5 v. 这 dac 是 全部地 乘以 所以 那 这 v
REF+
范围 是 +5 v 至 –5 v.
2V
REF–
V
REF–
输入. 这 dac 是 指定 为 v
REF–
的 –5 v. 自从 这 dac 是 全部地 乘以 这 v
REF–
范围 是 –5 v 至 +5 v.
3V
SS
负的 供应 为 这 相似物 电路系统. 这个 是 nominally –15 v.
4
同步
数据 同步 逻辑 输入. 当 它 变得 低, 这 内部的 逻辑 是 initialized 在 readiness 为 一个 新 数据 文字.
5 SCLK 串行 时钟 逻辑 输入. 数据 是 clocked 在 这 输入 寄存器 在 各自 sclk 下落 边缘.
6V
CC
积极的 供应 为 这 数字的 电路系统. 这个 是 nominally +5 v.
7 SDOUT 串行 数据 输出. 和 dcen 在 逻辑 “1,” 这个 输出 是 使能 和 这 串行 数据 在 这 输入 变换 寄存器 是
clocked 输出 在 各自 rising 边缘 的 sclk.
8 DCEN daisy-chain 使能 逻辑 输入. 连接 这个 管脚 高 如果 一个 daisy-chain 接口 是 正在 使用, 否则 这个 管脚 必须 be
连接 低.
9
BIN
/竞赛 逻辑 输入. 这个 输入 选择 这 数据 format 至 是 也 二进制的 或者 2s complement. 在 这 单极的 输出 范围,
自然的 二进制的 format 是 选择 用 连接 这 输入 至 一个 逻辑 “0.” 在 这 双极 输出 范围, 补偿 二进制的 是
选择 用 连接 这个 输入 至 一个 逻辑 “0” 和 2s complement 是 选择 用 连接 它 至 一个 逻辑 “1.”
10 DGND 数字的 地面. 地面 涉及 要点 为 这 在-碎片 数字的 电路系统.
11
LDAC
加载 dac 逻辑 输入. 这个 输入 updates 这 dac 输出. 这 dac 输出 是 updated 在 这 下落 边缘 的 这个
信号 或者 alternatively, 如果 这个 输入 是 permanently 低, 一个 自动 更新 模式 是 选择 凭此 这 dac 是 updated
在 这 16th 下落 sclk 边缘.
12 SDIN 串行 数据 输入. 这 16-位 串行 数据 文字 是 应用 至 这个 输入.
13
CLR
clear 逻辑 输入. 带去 这个 输入 低 sets v
输出
至 0 v 在 两个都 这 单极的 输出 范围 和 这 双极 2s comple-
ment 输出 范围. 它 sets v
输出
至 v
REF–
在 这 补偿 二进制的 双极 输出 范围.
14
RSTIN
重置 逻辑 输入. 这个 输入 准许 外部 进入 至 这 内部的 重置 逻辑. 应用 一个 逻辑 “0” 至 这个 输入, resets
这 dac 输出 至 0 v. 在 正常的 运作 它 应当 是 系 至 逻辑 “1.”
15
RSTOUT
重置 逻辑 输出. 这个 是 这 输出 从 这 在-碎片 电压 监控 使用 在 这 重置 电路. 它 将 使用 至 控制
其它 系统 组件 如果 desired.
16 AGND 这个 是 这 相似物 地面 为 这 设备. 它 是 这 要点 至 这个 这 输出 gets 短接 在 这 重置 模式.
17 V
DD
积极的 供应 为 这 相似物 电路系统. 这个 是 +15 v 名义上的.
18 NC 非 连接. leave unconnected.
19 V
输出
dac 输出 电压 管脚.
20 R
OFS
输入 至 summing 电阻 的 dac 输出 放大器. 这个 是 使用 至 选择 输出 电压 范围. 看 计算数量 16 至 19
在 “applying 这 ad7849.”
: 点此下载
