rev. b
ad5241/ad5242
–6–
t
8
t
1
t
8
t
3
t
2
t
2
t
9
t
5
t
10
S P
t
7
t
4
SP
SDA
SCL
t
6
图示 1. detail 定时 图解
数据 的 ad5241/ad5242 是 accepted 从 这 i
2
c 总线 在 这 下列的 串行 format:
S01 011AD1 AD0 r/
W
一个
一个
/b RS SD O
1
O
2
XXXAD7D6D5D4D3D2 D1D0 一个 P
从动装置 地址 字节 操作指南 字节 数据 字节
在哪里:
s = 开始 情况
p = 停止 情况
一个 = acknowledge
x = don’t 小心
ad1, ad0 = 包装 管脚 可编程序的 地址 位. 必须 是 matched 和 这 逻辑 states 在 管脚 ad1 和 ad0.
r/
W
= 读 使能 在 高 和 输出 至 sda. 写 使能 在 低.
一个
/b = rdac subaddress 选择. ‘0’ 为 rdac1 和 ‘1’ 为 rdac2.
rs = midscale 重置, 起作用的 高.
sd = 关闭 在 起作用的 高. 一样 作
SHDN
除了 inverse 逻辑.
O
1
, o
2
= 输出 逻辑 管脚 latched 值.
d7, d6, d5, d4, d3, d2, d1, d0 = 数据 bits.
1
91 199
0
1
0
1
1ad1ad0r/
W
一个
/b
RS SD O1 O2 X X X D7 D6 D5 D4D3D2D1D0
ack 用
AD5241
ack 用
AD5241
ack 用
AD5241
停止 用
主控
开始 用
主控
框架 1
从动装置 地址 字节
框架 2
操作指南 字节
框架 3
数据 字节
SCL
SDA
图示 2. writing 至 这 rdac 串行 寄存器
1
91 9
0
1
0
1
1AD1AD0
r/
W
D7 D6 D5 D4 D3 D2 D1 D0
ack 用
AD5241
非 ack 用
主控
停止 用
主控
开始 用
主控
框架 1
从动装置 地址 字节
框架 2
数据 字节 从 先前 选择
rdac 寄存器 在 写 模式
SCL
SDA
图示 3. 读 数据 从 一个 先前 选择 rdac 寄存器 在 写 模式
: 点此下载
