AD1862
–8–
rev. 一个
optional 修整 调整
这 ad1862 包含 一个 外部 midscale 调整 特性.
应当 一个 应用 需要 改进 扭曲量 效能
下面 小 和 非常 小 信号 amplitudes (–60 db 和
更小的), 一个 调整 是 可能. 二 电阻器 和 一个 poten-
tiometer 表格 这 调整 网络. 图示 11 illustrates 这
准确无误的 配置 的 这 外部 组件. 相似物
设备 推荐 那 这个 调整 是 执行 和
–60 db 信号 amplitudes 或者 更小的. minor 效能 im-
provement 是 达到 和 大 信号 amplitudes 此类 作
–20 db. almost 非 改进 是 可能 当 这个 调整-
ment 是 执行 和 0 db 信号 amplitudes.
470k
Ω
470k
Ω
100k
Ω
AD1862
顶 视图
(不 至 规模)
1
2
3
4
5
6
7
89
10
11
12
13
14
15
16
–
12V
图示 11. 外部 midscale 调整
数字的 电路 仔细考虑
输入 数据
数据 是 transmitted 至 这 ad1862 在 一个 位 stream composed 的
20-位 words 和 一个 串行, 2s complement, msb 第一 format.
三 信号 必须 是 呈现 至 达到 恰当的 运作. 它们
是 这 数据, 时钟 和 获得 使能 信号. 输入 数据 位 是
clocked 在 这 输入 寄存器 在 这 rising 边缘 的 这 时钟
信号 (clk). 这 lsb 是 clocked 在 在 这 20th 时钟 脉冲波.
当 所有 数据 位 是 承载, 一个 低 going 获得 使能 (le)
脉冲波 updates 这 dac 输入. 图示 12a illustrates 这 一般
信号 (所需的)东西 为 数据 转移 为 这 ad1862.
MSB 文字 n LSB
MSB 文字 n+1
数据
时钟
获得
使能
图示 12a. 输入 数据
定时
图示 12b illustrates 这 明确的 定时 (所需的)东西 那 必须
是 符合 在 顺序 为 这 数据 转移 至 是 accomplished success-
全部地. 这 输入 管脚 的 这 ad1862 是 两个都 ttl 和 5 v
cmos 兼容, 独立 的 这 电源 供应 使用 在
这 应用. 这 输入 (所需的)东西 illustrated 在 图示
12b 是 兼容 和 这 数据 输出 提供 用 popular
数字的 interpolation 过滤 碎片 使用 在 数字的 音频的 playback
系统. 这 ad1862 输入 时钟 将 run 在 17 mhz 准许
数据 至 是 transferred 在 一个 比率 的 16
×
F
S
. 的 航线, 它 将 也
函数 在 slower 比率 此类 作 2
×
, 4
×
或者 8
×
F
S
.
>15ns
>15ns
位 clocked
至 变换 寄存器
CLK
> 60ns
>15ns
>25ns>25ns
数据
获得 使能 (le)
>60ns
>40ns
内部的 dac 输入 寄存器
updated 和 20 大多数 recent 位
2nd 位
LSB
(20th 位)
文字
NEXT
>40ns
>40ns
MSB
1st 位
图示 12b. 定时 (所需的)东西
: 点此下载
