–7–
rev. 一个
Applications–AD766
图示 10. 典型 thd vs. 频率
图示 11. thd vs. 温度
接合 这 ad766 至 数字的 信号
PROCESSORS
这 ad766 是 specifically 设计 至 容易地 接口 至 一些
popular 数字的 信号 processors (dsp) 没有 任何 额外的
逻辑. 此类 一个 接口 减少 这 possibility 的 接口 prob-
lems 和 改进 系统 可靠性 用 降低 组件
计数.
ad766 至 adsp-2101
这 adsp-2101 包含 二 完全 串行 端口 这个
能 是 直接地 连接 至 这 ad766 作 显示 在 图示 12.
这 sclk, tfs 和 dt 输出 的 这 adsp-2101 是 con-
nected 直接地 至 这
CLK
, le 和 数据 输入 的 这
ad766, 各自. sclk 是 内部 发生 和 能 是
编写程序 至 运作 从 94 hz 至 6.25 mhz. 数据 (dt) 是
有效的 在 这 下落 边缘 的 sclk. 之后 16 位 有 被 trans-
mitted, 这 下落 边缘 的 tfs updates 这 ad766’s 数据 获得.
使用 两个都 串行 端口 的 这 adsp-2101, 二 ad766’s 能 是
直接地 连接 和 非 额外的 硬件.
ad766 至 tms320c25
图示 13 显示 这 零-碎片 接口 至 这 tms320c25.
这 接口 至 其它 tms320c2x processors 是 类似的. 便条
那 这 c25 应当 是 run 在 持续的 模式. 这 c25’s
框架 synch 信号 (fsx) 将 是 asserted 在 这 beginning 的
各自 16-位 文字 但是 将 的确 获得 在 这 previous 文字.
图示 12. ad766 至 adsp-2101/adsp-2102/ adsp-2105/
adsp-2111
图示 13. ad766 至 tms320c25
这 clks, fsx 和 dx 输出 的 这 tms320c25 是 con-
nected 至 这
CLK
, le 和 数据 输入 的 这 ad766, re-
spectively. 数据 (dx) 是 有效的 在 这 下落 边缘 的 clkx. 这
最大 串行 时钟 比率 的 这 tms320c25 是 5 mhz.
ad766 至 dsp56000/56001
图示 14 显示 这 零-碎片 接口 至 这 dsp56000/
56001. 这 ssi 的 这 56000/56001 准许 串行 时钟 比率 向上
至 fosc/4. sck, sc2 和 标准 能 是 直接地 连接 至 这
CLK
, le 和 数据 输入 的 这 ad766. 这 cra 控制
寄存器 的 这 56000 准许 sck 至 是 内部 发生 和
软件 configurable 至 各种各样的 divisions 的 这 主控 时钟
频率. 这 数据 (标准) 是 有效的 在 这 下落 边缘 的 sck.
图示 14. ad766 至 dsp56000/dsp56001
: 点此下载
