ad7569/ad7669
–9–
rev. b
电路 描述
d/一个 部分
这 ad7569 包含 一个 8-位, 电压-模式, d/一个 转换器
那 使用 第八 equally weighted 电流 来源 切换 在
一个 r-2r ladder 网络 至 给 一个 直接 但是 unbuffered 0 v 至
+1.25 v 输出 范围. 这 ad7669 是 类似的, 但是 包含 二
d/一个 转换器. 这 电流 来源 是 fabricated 使用 pnp
晶体管. 这些 晶体管 准许 电流 来源 那 是
驱动 从 积极的 电压 逻辑 和 给 一个 零-为基础 输出
范围. 这 输出 电压 从 这 电压 切换 r-2r lad-
der 网络 有 这 一样 积极的 极性 作 这 涉及;
因此, 这 d/一个 转换器 能 是 运作 从 一个 单独的
电源 供应 栏杆.
这 pnp 电流 来源 是 发生 使用 这 在-碎片
bandgap 涉及 和 一个 控制 放大器. 这 电流 来源
是 切换 至 也 这 ladder 或者 agnd
DAC
用 高 速
p-频道 switches. 这些 高-速 switches 确保 一个 快 设置-
tling 时间 为 这 输出 电压 的 这 dac. 这 r-2r ladder
网络 的 这 dac 组成 的 高级地 稳固的, 薄的-影片 电阻器.
一个 simplified 电路 图解 为 这 d/一个 转换器 部分 是
显示 在 图示 3. 一个 完全同样的 d/一个 转换器 是 使用 作 部分 的
这 一个/d 转换器, 这个 是 discussed 后来的.
图示 3. dac simplified 电路 图解
运算 放大 部分
这 输出 从 这 d/一个 转换器 是 缓冲 用 一个 高 速,
同相 运算 放大. 这个 运算 放大 是 有能力 的 developing
±
2.5 v 横过 一个 2 k
Ω
和 100 pf 加载 至 agnd
DAC
. 这 am-
plifier 能 是 运作 从 一个 单独的 +5 v 供应 至 给 二
单极的 输出 范围, 或者 从 双 供应 (
±
5 v) 至 准许
二 双极 输出 范围.
这 反馈 path 的 这 放大器 包含 一个 增益/补偿 网-
工作 那 提供 四 电压 范围 在 这 输出 的 这 运算
放大. 这 输出 电压 范围 是 决定 用 这 范围
和 v
SS
输入. (看 表格 i 在 这 管脚 函数 描述
部分.) 这 四 可能 输出 范围 是: 0 v 至 +1.25 v,
0 v 至 +2.5 v,
±
1.25 v 和
±
2.5 v. 它 应当 是 指出 那
whichever 范围 是 选择 为 这 输出 放大器 也 应用
至 这 输入 电压 范围 的 这 一个/d 转换器.
这 输出 放大器 settles 至 在里面 1/2 lsb 的 它的 最终 值
在 典型地 较少 比 500 ns. 运行 这 部分 从 单独的 或者
双 供应 有 非 效应 在 这 积极的-going 安排好 时间.
不管怎样, 这 负的-going 输出 安排好 时间 至 电压
near 0 v 在 单独的 供应 将 是 slightly 变长 比 这 安排好
时间 至 负的 全部 规模 为 双 供应 运作. 增加-
ally, 至 确保 那 这 输出 电压 能 go 至 0 v 在 单独的
供应, 一个 晶体管 在 这 输出 acts 作 一个 被动的 拉-向下
和 输出 电压 near 0 v 和 v
SS
= 0 v. 这个 意思 那
这 下沉 能力 的 这 放大器 是 减少 作 这 输出 volt-
age nears 0 v 在 单独的 供应. 在 双 供应 运作 这 全部
下沉 能力 的 1.25 毫安 是 maintained 在 这 全部 输出
电压 范围.
为 所有 其它 参数, 这 单独的 和 双 供应 perfor-
mances 的 这 放大器 是 essentially 完全同样的. 这 输出
噪音 从 这 放大器, 和 全部 规模 在 这 dac, 是 200
µ
V
顶峰-至-顶峰. 这 spot 噪音 在 1 khz 是 35 nv/
√
Hz
和 所有 0s
在 这 dac. 一个 噪音 谱的 密度 相比 频率 plot 为
这 放大器 是 显示 在 这 典型 效能 graphs.
电压 涉及
这 ad7569/ad7669 包含 一个 在-碎片 bandgap 涉及
那 提供 一个 低 噪音, 温度 补偿 涉及
电压 为 两个都 这 dac 和 这 模数转换器. 这 涉及 是
修整 为 绝对 精度 和 温度 系数. 这
bandgap 涉及 是 发生 和 遵守 至 v
DD
. 它 是 buff-
ered 用 一个 独立的 控制 放大器 为 两个都 这 dac 和 这
模数转换器 涉及. 这个 能 是 seen 在 这 dac ladder 网络
配置 在 图示 3.
数字的 部分
这 数据 管脚 在 这 ad7569/ad7669 提供 一个 连接
在 这 外部 总线 和 dac 数据 输入 和 模数转换器 数据
输出. 这 门槛 水平 的 所有 数字的 输入 和 输出
是 兼容 和 也 ttl 或者 5 v cmos 水平. 内部的
输入 保护 的 所有 数字的 管脚 是 达到 用 在-碎片 distrib-
uted 二极管.
这 数据 format 是 笔直地 二进制的 当 这 部分 是 使用 在 单独的
供应 (v
SS
= 0 v). 不管怎样, 当 一个 v
SS
的 –5 v 是 应用, 这
数据 format 变为 twos complement. 这个 数据 format ap-
plies 至 这 数字的 输入 的 这 dac 和 这 数字的 输出 的
这 模数转换器.
模数转换器 部分
这 相似物-至-数字的 转换器 在 这 ad7569/ad7669 使用
这 successive approximation 技巧 至 达到 一个 快 变换器-
sion 时间 的 2
µ
s 和 提供 一个 8-位 并行的 数字的 输出.
这 涉及 为 这 模数转换器 是 提供 用 这 在-碎片 bandgap
涉及.
转换 开始 是 控制 用
ST
或者 用
CS
和
RD
. once 一个
转换 有 被 started, 另一 转换 开始 应当 不
是 attempted 直到 这 转换 在 progress 是 完成.
exercising 这
重置
输入 做 不 影响 转换; 这
重置
输入 resets 这
INT
线条 高, 这个 是 有用的 在 inter-
rupt 驱动 系统 在哪里 一个 读 有 不 被 执行 在
这 终止 的 这 previous 转换. 这
INT
线条 做 不 有
至 是 cleared 在 这 终止 的 转换. 这 模数转换器 将 continue
至 转变 correctly, 但是 这 函数 的 这
INT
线条 将 是
影响.
图示 4 显示 这 运行 波形 为 一个 转换 循环.
这 相似物 输入 电压, v
在
, 是 使保持 50 ns 典型 之后 这 下降-
ing 边缘 的
ST
或者 (
CS
&放大;
RD
). 这 msb decision 是 制造 ap-
proximately 50 ns 之后 这 第二 下落 边缘 的 这 输入
clk 下列的 一个 转换 开始. 如果 t
1
在 图示 4 是 更好
比 50 ns, 然后 这 下落 边缘 的 这 输入 clk 将 是 seen
作 这 第一 下落 时钟 边缘. 如果 t
1
是 较少 比 50 ns, 这 第一 下降-
ing 时钟 边缘 的 这 转换 将 不 出现 直到 一个 时钟
循环 后来的. 这 succeeding 位 decisions 是 制造 approxi-
mately 50 ns 之后 一个 clk 边缘 直到 转换 是 完全.
: 点此下载
