AD679
rev. c
–11–
这 下列的 examples illustrate 典型 ad679 接口
配置.
ad679 至 tms320c25
在 图示 9 这 ad679 是 编排 在 这 tms320c25 i/o
空间. ad679 conversions 是 initiated 用 issuing 一个 输出 在-
构造 至 端口 1. eoc 状态 和 这 转换 结果 是
读 在 和 一个 在 操作指南 至 端口 1. 一个 单独的 wait 状态 是 在-
serted 用 generating 这 处理器 准备好 输入 从
是
, 端口
1 和
MSC
. 地址 线条 a0 提供
HBE
解码 至 选择
在 这 高 和 低 字节 的 数据. 这个 配置 sup-
端口 处理器 时钟 speeds 的 20 mhz 和 是 有能力 的 sup-
porting 处理器 时钟 speeds 的 40 mhz 如果 一个 nop 操作指南
跟随 各自 ad679 读 操作指南.
图示 9. ad679 至 tms320c25 接口
ad679 至 80186
图示 10 显示 这 ad679 连接 至 这 80186 micropro-
cessor. 这个 接口 准许 这 80186’s 建造-在 dma 控制-
ler 至 转移 这 ad679 输出 在 一个 内存 为基础 先进先出 缓存区
的 任何 长度, 和 非 微处理器 intervention.
在 这个 应用 这 ad679 是 配置 在 这 异步的
模式, 这个 准许 conversions 至 是 initiated 用 一个 外部
触发 源 独立 的 这 微处理器 时钟. 之后
各自 转换, 这 ad679 eoc 信号 发生 一个 dma re-
quest 至 频道 1 (drq1). 这 subsequent dma 读 se-
quences 这 高 和 低 字节 ad679 数据 和 resets 这
中断 获得. 这 系统 设计者 必须 assign 一个 sufficient pri-
ority 至 这 dma 频道 至 确保 那 这 dma 要求 将
是 serviced 在之前 这 completion 的 这 next 转换. 这个
配置 能 是 使用 和 6 mhz 和 8 mhz 80186
processors.
图示 10. ad679 至 80186 dma 接口
ad679 至 相似物 设备 adsp-2101
图示 11 demonstrates 这 ad679 连接 至 一个 adsp-2101.
和 一个 时钟 频率 的 12.5 mhz,和 操作指南 执行 在
一个 80 ns 循环, 这 数字的 信号 处理器 支持 这 ad679
接口 和 一个 wait 状态.
这 转换器 是 配置 至 run asynchronously 使用 一个 sam-
pling 时钟. 这 eoc 输出 的 这 ad679 gets asserted 在 这
终止 的 各自 转换 和 导致 一个 中断. 在之上 中断,
这 adsp-2101 立即 asserts 它的 fo 管脚 低. 在 这
下列的 循环, 这 处理器 开始 一个 数据 记忆 读 用 pro-
viding 一个 地址 在 这 dma 总线. 这 解码 地址 gener-
ates
OE
为 这 转换器, 和 这 高 字节 的 这 转换
结果 是 读 在 这 数据 总线. 这 读 运作 是 扩展
和 一个 wait 状态 和 因此 started 和 完成 在里面 二
处理器 循环 (160 ns). next, 这 adsp-2101 asserts 它的 fo
高. 这个 准许 这 处理器 至 开始 读 这 更小的 字节
的 数据. 这个 读 运作 executes 在 一个 类似的 manner 至 这
第一 和 是 完成 在 这 next 160 ns.
图示 11. ad679 至 adsp-2101 接口
ad679 至 相似物 设备 adsp-2100a
图示 12 demonstrates 这 ad679 连接 至 一个 adsp-2100a.
和 一个 时钟 频率 的 12.5 mhz, 和 操作指南 执行 在
一个 80 ns 循环, 这 数字的 信号 处理器 将 支持 这AD679
数据 记忆 接口 和 三 硬件 wait states.
这 转换器 是 配置 至 run asynchronously 使用 一个 sam-
pling 时钟. 这 eoc 输出 的 这 ad679 gets asserted 在 这
终止 的 各自 转换 和 导致 一个 中断. 在之上 中断,
这 adsp-2100a 立即 executes 一个 数据 记忆 写 在-
构造 这个 asserts
HBE
. 在 这 下列的 循环, 这 proces-
sor 开始 一个 数据 记忆 读 (高 字节 读) 用 供应 一个
地址 在 这 dma 总线. 这 解码 地址 发生
OE
为 这 转换器.
OE
, 一起 和 逻辑 和 获得, 是 使用 至
强迫 这 adsp-2100a 在 一个 一个 循环 wait 状态 用 generating
dmack. 这 读 运作 是 因此 started 和 完成
在里面 二 处理器 循环 (160 ns).
HBE
是 released 在
“high 字节 读.” 这个 准许 这 处理器 至 读 这 更小的
字节 的 数据 作 soon 作 “high 字节 read” 是 完全. 这 低
字节 读 运作 executes 在 一个 类似的 manner 至 这 第一 和
是 完成 在 这 next 160 ns.
图示 12. ad679 至 adsp-2100a 接口