rev. c
ad7816/ad7817/ad7818
–9–
管脚 配置
soic/msop (ad7816)
1
2
3
4
8
7
6
5
顶 视图
(不 至 规模)
AD7816
CONVST
D
在/输出
SCLK
rd/
WR
V
DD
地
REF
在
OTI
soic/msop (ad7818)
1
2
3
4
8
7
6
5
顶 视图
(不 至 规模)
AD7818
CONVST
D
在/输出
SCLK
rd/
WR
V
DD
地
V
在
OTI
TERMINOLOGY
信号-至-(噪音 + 扭曲量) 比率
这个 是 这 量过的 比率 的 信号-至-(噪音 + 扭曲量) 在 这
输出 的 这 一个/d 转换器. 这 信号 是 这 rms 振幅 的
这 基本的. 噪音 是 这 rms 总 的 所有 nonfundamental
信号 向上 至 half 这 抽样 频率 (f
S
/2), excluding 直流.
这 比率 是 依赖 在之上 这 号码 的 quantization 水平 在
这 digitization 处理; 这 更多 水平, 这 小 这 quantiza-
tion 噪音. 这 theoretical 信号-至-(噪音 + 扭曲量) 比率 为
一个 完美的 n-位 转换器 和 一个 sine 波 输入 是 给 用:
信号-至-(噪音 + 扭曲量
) = (6.02
N
+ 1.76)
dB
因此 为 一个 10-位 转换器, 这个 是 62 db.
总的 调和的 扭曲量
总的 调和的 扭曲量 (thd) 是 这 比率 的 这 rms 总 的
和声学 至 这 基本的. 为 这 ad7891 它 是 定义 作:
THD
(
dB
)
=
20 log
V
2
2
+
V
3
2
+
V
4
2
+
V
5
2
+
V
6
2
V
1
在哪里
V
1
是 这 rms 振幅 的 这 基本的 和
V
2
,
V
3
,
V
4
,
V
5
, 和
V
6
是 这 rms amplitudes 的 这 第二 通过 这
sixth 和声学.
顶峰 调和的 或者 spurious 噪音
顶峰 调和的 或者 spurious 噪音 是 定义 作 这 比率 的 这
rms 值 的 这 next largest 组件 在 这 模数转换器 输出
spectrum (向上 至 f
S
/2 和 excluding 直流) 至 这 rms 值 的 这
基本的. 正常情况下, 这 值 的 这个 规格 是 deter-
mined 用 这 largest 调和的 在 这 spectrum, 但是 为 部分
在哪里 这 和声学 是 buried 在 这 噪音 floor, 它 将 是 一个
噪音 顶峰.
交调 扭曲量
和 输入 consisting 的 sine waves 在 二 发生率, fa 和
fb, 任何 起作用的 设备 和 nonlinearities 将 create 扭曲量
产品 在 总 和 区别 发生率 的 mfa
nfb 在哪里
m, n = 0, 1, 2, 3, 等 交调 条款 是 那些 为 这个
neither m 也不 n 是 equal 至 零. 为 例子, 这 第二
顺序 条款 包含 (fa + fb) 和 (fa – fb), 当 这 第三 顺序
条款 包含 (2fa + fb), (2fa – fb), (fa + 2fb) 和 (fa – 2fb).
ad7816 和 ad7818 管脚 函数 描述
管脚 Mnemonic 描述
1
CONVST
逻辑 输入 信号. 这 转变 开始 信号 initiates 一个 10-位 相似物-至-数字的 转换 在 这
下落 边缘 的 这 这个 信号. 这 下落 边缘 的 这个 信号 places 这 追踪/支撑 在 支撑 模式.
这 追踪/支撑 变得 在 追踪 模式 又一次 在 这 终止 的 这 转换. 这 状态 的 这
CONVST
信号 是 审查 在 这 终止 的 一个 转换. 如果 它 是 逻辑 低, 这 ad7816 和
ad7818 将 电源 down—see 运行 模式 部分 的 这 数据 薄板.
2
OTI
逻辑 输出. 这 overtemperature 指示信号 (
OTI
) 是 设置 逻辑 低 如果 这 结果 的 一个 转换
在 频道 0 (温度 传感器) 是 更好 那 一个 8-位 文字 在 这 overtemperature 寄存器
(otr). 这 信号 是 重置 在 这 终止 的 一个 串行 读 运作, i.e., 一个 rising rd/
WR
边缘.
3 地 相似物 和 数字的 地面.
4 (ad7818) V
在
相似物 输入 频道. 这 输入 频道 是 单独的-结束 和 遵守 至 地. 这 输入
频道 能 转变 电压 信号 在 这 范围 0 v 至 2.5 v. 这 输入 频道 是 选择 用
writing 至 这 地址 寄存器 的 这 ad7818—see 控制 字节 部分.
4 (ad7816) REF
在
涉及 输入. 一个 外部 2.5 v 涉及 能 是 连接 至 这 ad7816 在 这个 管脚. 至
使能 这 在-碎片 涉及 这 ref
在
管脚 应当 是 系 至 agnd. 如果 一个 外部 涉及 是
连接 至 这 ad7816, 这 内部的 涉及 将 shut 向下.
5V
DD
积极的 供应 电压, 2.7 v 至 5.5 v.
6D
在/输出
逻辑 输入 和 输出. 串行 数据 是 clocked 在 和 输出 的 这 ad7816/ad7818 在 这个 管脚.
7 SCLK 时钟 输入 为 这 串行 端口. 这 串行 时钟 是 使用 至 时钟 数据 在 和 输出 的 这
ad7816/ad7818. 数据 是 clocked 输出 在 这 下落 边缘 和 clocked 在 在 这 rising 边缘.
8 rd/
WR
逻辑 输入. 这 读/写 信号 是 使用 至 表明 至 这 ad7816 和 ad7818 whether
这 next 数据 转移 运作 是 一个 读 或者 一个 写. 这 rd/
WR
应当 是 设置 逻辑 高 为 一个
读 运作 和 逻辑 低 为 一个 写.
: 点此下载
