AD7821
rev. 一个
–9–
在 数字的 信号 处理 产品, 在哪里 这 ad7821 是
使用 至 样本 交流 信号, 它 是 essential 那 这 信号 抽样
occurs 在 exactly equal 间隔. 这个 降低 errors 预定的 至
抽样 uncertainty 或者 jitter. 一个 准确的 计时器 或者 时钟 源,
至 开始 这 模数转换器 转换 处理, 是 这 最好的 方法 的 gen-
erating 等距 抽样 间隔.
这 二 模式 的 运作 给 在 这 数据 薄板 是 合适的
为 dsp 产品 因为 这 抽样 instant 的 这
ad7821 是 好 定义. v
在
是 抽样 在 这 下落 边缘 的
WR
或者
RD
在 这 wr-rd 或者 rd 模式, 各自.
数字的 接口
这 ad7821 有 二 基本 接口 模式 这个 是 deter-
mined 用 这 状态 的 这 模式 管脚. 当 这个 管脚 是 低, 这
转换器 是 在 这 rd 模式, 和 这个 管脚 高, 这 ad7821 是
设置 向上 为 这 wr-rd 模式.
这 rd 模式 是 设计 为 微处理器 那 能 是
驱动 在 一个 wait 状态. 一个 读 运作 (i.e.,
CS
和
RD
是 带去 低) 开始 一个 转换 和 数据 是 读 当 这
转换 是 完全. 这 wr-rd 模式 做 不 需要 mi-
croprocessor wait states. 一个 写 运作 (i.e.,
CS
和
WR
是 带去 低) initiates 一个 转换, 和 一个 读 opera-
tion 读 这 结果 当 这 转换 是 完全.
rd 模式 (模式 = 0)
这 定时 图解 为 这 rd 模式 是 显示 在 图示 11.
这个 模式 是 将 为 使用 和 微处理器 这个 有
一个 wait 状态 facility, 凭此 一个 读 操作指南 循环 能 是
扩展 至 accommodate 慢 记忆 设备. 一个 转换
是 started 用 带去
CS
和
RD
低 (读 运作). 两个都
CS
和
RD
是 然后 保持 低 直到 输出 数据 呈现.
图示 11. rd 模式
在 这个 模式, 管脚 6 的 这 ad7821 是 配置 作 一个 状态 输出-
放, rdy. 这个 rdy 输出 能 是 使用 至 驱动 这 处理器
准备好 或者 wait 输入. 它 是 一个 打开 流 输出 (非 内部的
拉-向上 设备) 这个 变得 低 之后 这 下落 边缘 的
CS
和
变得 高 阻抗 在 这 终止 的 转换. 一个
INT
线条 是
也 提供 这个 变得 低 当 一个 转换 是 完全.
INT
returns 高 在 这 rising 边缘 的
CS
或者
RD
.
wr-rd 模式 (模式 = 1)
在 这 wr-rd 模式, 管脚 6 是 配置 作 一个 写 (
WR
) 在-
放 为 这 ad7821. 和
CS
低, 转换 是 initiated 在 这
下落 边缘 的
WR
. 二 选项 exist 为 读 数据 从 这
转换器.
在 这 第一 的 这些 选项 这 处理器 waits 为 这
INT
sta-
tus 线条 至 go 低 在之前 读 这 数据 (看 图示 12a).
INT
典型地 变得 低 在里面 380 ns 之后 这 rising 边缘 的
WR
. 它 indicates 那 转换 是 完全 和 那 这 数据
结果 是 在 这 输出 获得. 和
CS
低, 这 数据 输出
(db0–db7) 是 使活动 当
RD
变得 低.
INT
是 重置 用
这 rising 边缘 的
RD
或者
CS
.
图示 12a. wr-rd 模式 (t
RD
> t
INTL
)
这 alternative 选项 能 是 使用 至 shorten 这 转换
时间. 这个 是 一个 方法 为 bypassing 这 内部的 时间-输出
电路. 这
INT
线条 是 ignored 和
RD
能 是 brought 低
250 ns 之后 这 rising 边缘 的
WR
. 在 这个 情况
RD
going 低
transfers 这 数据 结果 在 这 输出 获得 和 activates 这
数据 输出 (db0–db7).
INT
是 驱动 低 在 这 下落 边缘
的
RD
和 是 重置 在 这 rising 边缘 的
RD
或者
CS
. 这 定时
为 这个 接口 是 显示 在 图示 12b.
图示 12b. wr-rd 模式 (t
RD
< t
INTL
)
这 ad7821 能 也 是 使用 在 保卫-alone 运作 在 这
wr-rd 模式.
CS
和
RD
是 系 低, 和 一个 转换 是 ini-
tiated 用 bringing
WR
低. 输出 数据 是 有效的 530 ns (t
INTL
+
t
ID
) 之后 这 rising 边缘 的
WR
. 这 定时 图解 为 这个
模式 是 显示 在 图示 13.
图示 13. wr-rd 模式 保卫-alone 运作,
CS
=
RD
= 0
: 点此下载
