AD526
rev. d
–9–
这 规格 在 页 3, 在 结合体 和 图示 35,
给 这 定时 (所需的)东西 为 加载 新 增益 代号.
有效的 数据
增益 代号
输入
CLK
或者
CS
T
C
T
H
T
S
T
C
= 最小 时钟 循环
T
S
= 数据 建制 时间
T
H
= 数据 支撑 时间
便条: 门槛 水平的 为
增益 代号,
CS
, 和
CLK
是 1.4v.
图示 35. ad526 定时
定时 和 控制
表格 i. 逻辑 输入 真实 表格
增益 代号 控制 情况
A2 A1 A0 B
CLK
(
CS
= 0) 增益 情况
XXXX 1 previous 状态 Latched
0001 0 1 Transparent
0011 0 2 Transparent
0101 0 4 Transparent
0111 0 8 Transparent
1 X X 1 0 16 Transparent
XXX0 0 1 Transparent
XXX0 1 1 Latched
0001 1 1 Latched
0011 1 2 Latched
0101 1 4 Latched
0111 1 8 Latched
1 X X 1 1 16 Latched
便条: x = don’t 小心.
数字的 feedthrough
和 也
CS
或者
CLK
或者 两个都 使保持 高, 这 ad526 增益 状态
将 仍然是 常量 regardless 的 这 transitions 在 这 a0, a1,
a2 或者 b 输入. 不管怎样, 高 速 逻辑 transitions 将 un-
avoidably 喂养 通过 至 这 相似物 电路系统 在里面 这 ad526
造成 尖刺 至 出现 在 这 信号 输出.
这个 feedthrough 效应 能 是 完全地 eliminated 用 operat-
ing 这 ad526 在 这 transparent 模式 和 闭锁 这 增益
代号 在 一个 外部 bank 的 latches (图示 36).
至 运作 这 ad526 使用 串行 输入, 这 配置
显示 在 图示 36 能 是 使用 和 这 74ls174 replaced 用 一个
串行-在/并行的-输出 获得, 此类 作 这 54ls594.
输出
强迫
输出
SENSE
V
输出
0.1
F
–V
S
0.1
F
+V
S
+5V
V
在
74LS174
1
F
BA2A0A1
定时
信号
16 15 14 13 12 11 10 9
12345678
+
–
AD526
168421
增益 网络
A1 A0
CS CLK
A2 B
逻辑 和 latches
图示 36. 使用 一个 外部 获得 至 降低 数字的
Feedthrough
: 点此下载
