rev. b
ad7910/ad7920
–5–
CS
SCLK
SDATA
t
2
t
6
t
3
t
4
t
7
t
5
t
8
t
转变
t
安静
零 零 零 DB11 DB10 DB2 DB1 DB0
B
三-状态三-
状态
Z
4 leading zeros
12 345 1314 15 16
t
1
图示 2. ad7920 串行 接口 定时 图解
CS
SCLK
t
2
t
转变
B
1 2345 13141516
C
t
8
t
安静
t
ACQ
12.5(1/f
SCLK
)
1/throughput
图示 3. 串行 接口 定时 例子
至输出
管脚
C
L
50pF
200
一个
I
OH
200
一个
I
OL
1.6v
图示 1. 加载 电路 为 数字的 输出 定时
规格
定时 examples
计算数量 2 和 3 显示 一些 的 这 定时 参数 从 这
定时 规格 表格.
定时 例子 1
从 figure 3, having f
SCLK
= 5 mhz 和 一个 throughput 比率 的
250 kSPS给 一个 循环 时间 的 t
2
+ 12.5(1/f
SCLK
) + t
ACQ
= 4
m
s.
和 t
2
= 10 ns 最小值, 这个 leaves t
ACQ
至 是 1.49
m
s. 这个 1.49
m
s
satisfies这 必要条件 的 250 ns 为 t
ACQ
. 从 图示 3, t
ACQ
comprises2.5(1/f
SCLK
) + t
8
+ t
安静
, 在哪里 t
8
= 36 ns 最大值 这个
准许 一个 值 的 954 ns 为 t
安静,
satisfying 这 最小 re-
quirement 的 50 ns.
定时 例子 2
这 ad7920 能 也 运作 和 slower 时钟 发生率.
从 图示 3, having f
SCLK
= 3.4 mhz 和 一个 throughput 比率
的 150 ksps 给 一个 循环 时间 的 t
2
+ 12.5(1/f
SCLK
) + t
ACQ
=
6.66
m
s. 和 t
2
= 10 ns 最小值, 这个 leaves t
ACQ
至 是 2.97
m
s. 这个
2.97
m
s satisfies 这 必要条件 的 250 ns 为 t
ACQ
. 从
图ure 3, t
ACQ
comprises 2.5(1/f
SCLK
) + t
8
+ t
安静
, t
8
= 36 ns
最大值 this 准许 一个 值 的 2.19
m
s 为 t
安静
, satisfying 这
最小 必要条件 的 50 ns. 作 在 这个 例子 和 和
其它 slower时钟 值, 这 信号 将 already 是 acquired
在之前 这 con版本 是 完全, 但是 它 是 安静的 需要 至 leave
50 ns 最小 t
安静
在 conversions. 在 这个 例子, 这
信号 应当 是 全部地 acquired 在 大概 要点 c 在
图示 3.
: 点此下载
