ad7911/ad7921
rev. 0 | 页 7 的 28
定时 规格
有保证的 用 描绘.
所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
V
DD
= 2.35 v 至 5.25 v; t
一个
= t
最小值
至 t
最大值
, 除非 其它wise 指出.
表格 3.
参数 限制 在 t
最小值
, t
最大值
单位 描述
f
SCLK
1
10 khz 最小值
2
5 mhz 最大值
t
转变
16 × t
SCLK
AD7921
14 × t
SCLK
AD7911
t
安静
30 ns 最小值 最小 安静 时间 必需的 between 总线 relinquish 和 开始 的 next 转换
t
1
15 ns 最小值
最小 cs
脉冲波 宽度
t
2
10 ns 最小值
CS
至 sclk 建制 时间
t
3
3
30 ns 最大值
延迟 从 cs
直到 dout 三-状态 是 无能
t
4
3
45 ns 最大值 dout 进入 时间 之后 sclk 下落 边缘
t
5
0.4 t
SCLK
ns 最小值 sclk 低 脉冲波 宽度
t
6
0.4 t
SCLK
ns 最小值 sclk 高 脉冲波 宽度
t
7
4
10 ns 最小值 sclk 至 dout 有效的 支撑 时间
t
8
5 ns 最小值 din 建制 时间较早的 至 sclk 下落 边缘
t
9
6 ns 最小值 din 支撑 时间 之后 sclk 下落 边缘
t
10
5
30 ns 最大值 sclk 下落 边缘 至 dout 三-状态
10 ns 最小值 sclk 下落 边缘 至 dout 三-状态
t
电源-向上
6
1 µs 最大值 电源-向上 时间 从 全部 电源-向下
1
mark/空间 比率 为 sclk输入 是 40/60 至 60/40.
2
最小 f
SCLK
在 这个 规格 是 有保证的.
3
量过的 和 这 加载 电路 在 图示 2 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 v
IH
或者 v
IL
电压.
4
量过的 和 一个 50 pf 加载 电容.
5
T
10
是 获得 从 这 量过的 time 带去 用 这 数据 输出 至改变 0.5 v 当 承载 和这 电路 在 图示 2. 这 measured 号码 是 然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间, t
10
, quoted 在 这 定时 characteristics 是 这 真实 总线 relinquish
时间 的 这 部分 和 是 independent 的 这 总线 加载.
6
看 这 电源-向上 时间 部分.
定时 图解
04350-0-002
200
µ
AI
OL
200
µ
AI
OH
1.6v
至 输出
管脚
C
L
50pF
图示 2. 加载 电路 为 数字的 输出 定时 规格
04350-0-003
SCLK
V
IH
V
IL
DOUT
t
4
图示 3. 进入 时间 之后 sclk 下落 边缘
04350-0-004
SCLK
V
IH
V
IL
DOUT
t
7
图示 4. 支撑 时间 之后 sclk 下落 边缘
04350-0-005
SCLK
1.6v
DOUT
t
10
图示 5. sclk 下落 边缘 至 dout 三-状态
: 点此下载
