rev. 一个
AD8113
–6–
表格 iii. 运作 真实 表格
SER
/
CE 更新
CLK 数据 在 数据 输出
重置
PAR 运作/comment
1X XX XXXNo 改变 在 逻辑.
01
f
数据
i
数据
i-80
10这 数据 在 这 串行 数据 在 线条 是 承载
在 串行 寄存器. 这 第一 位 clocked 在
这 串行 寄存器 呈现 在 数据 输出 80
clocks 后来的.
01
f
D0 . ..d4, na 在 并行的 1 1 这 数据 在 这 并行的 数据 线条, d0–d4, 是
A0 ...a3 模式 承载 在 这 80-位 串行 变换 寄存器 loca-
tion addressed 用 a0–a3.
00 XX X1XData 在 这 80-位 变换 寄存器 transfers 在 这
并行的 latches 那 控制 这 转变 排列.
latches 是 transparent.
XX XX X0X异步的 运作. 所有 输出 是 disabled.
remainder 的 逻辑 是 不变.
D
CLK
Q
4 至 16 解码器
A0
A1
A2
CLK
CE
更新
16
256
数据 在
(串行)
(输出
使能)
SER
/par
重置
(输出 使能)
out0 en
数据
输出
并行的
数据
DQ
CLK
DQ
CLK
DQ
CLK
DQ
CLK
D1
D2
D3
DQ
CLK
DQ
CLK
DQ
CLK
DQ
CLK
D
Q
CLK
out1 en
out2 en
out3 en
out4 en
out5 en
out6 en
out7 en
DLE
QCLR
OUT15
EN
输出 enableswitch 矩阵变换
S
D1
Q
D0
D0
S
D1
Q
D0
S
D1
Q
D0
S
D1
Q
D0
S
D1
Q
D0
S
D1
Q
D0
S
D1
Q
D0
S
D1
Q
D0
DQ
CLK
S
D1
Q
D0
D4
DECODE
DLE
QCLR
OUT0
EN
DLE
OUT0
B0
Q
DLE
Q
OUT0
B1
DLE
Q
OUT0
B2
DLE
Q
OUT0
B3
DLE
OUT1
B0
Q
DLE
QCLR
OUT14
EN
DLE
OUT15
B0
Q
DLE
OUT15
B1
Q
DLE
OUT15
B2
Q
DQ
CLK
S
D1
Q
D0
S
D1
Q
D0
DLE
OUT15
B3
Q
S
D1
Q
D0
out8 en
out9 en
out10 en
out11 en
out12 en
out13 en
out14 en
out15 en
A3
输出
地址
图示 4. 逻辑 图解
: 点此下载
