AD9773–SPECIFICATIONS
7
初步的 技术的 数据
管脚 函数 描述
管脚 非. 名字 Descripti
在
73,72 I
OUTA1
, i
OUTB1
差别的 dac
c
urrent 输出, i 频道
69,68 I
OUTA2
, i
OUTB2
差别的 dac
c
urrent 输出, q 频道
58 REFIO 涉及 输出, 1.2v 名义上的
60 FSADJ1 全部-规模 电流 调整, i 频道
59 FSADJ2 全部-规模 电流 调整, q 频道
5 CLK+ 差别的 时钟 输入
6 clk- Differential 时钟 输入
8 dataclk/pll_锁 和 这 pll 使能, 这个 管脚 indicates 这 状态 的 这 pll. 一个
读 的 一个 逻辑 1 indicates 这 pll 是 在 这 锁 状态. 逻辑
0 indicates 这 pll 有 不 达到 锁.和 这 pll dis-
abled, 和 这 ad9773 在 二 端口 模式, 这个 管脚 变为 一个
时钟 信号, 运动 在 这 输入 数据 比率, 这个 将 也 是
输入 至 这 ad9773, 或者 发生 用 这 ad9773, 取决于
在 这 状态 的 地址 2h, 位 3 在 这 spi 控制 寄存器.
2 LPF pll 循环 过滤
57 重置 逻辑 一个 resets 所有 的 这 spi 端口 寄存器, 包含 地址
0h, 至 它们的 default 值. 一个 软件 重置 能 也 是 完毕
用 writing 一个 逻辑 一个 至 spi 寄存器 0h, 位 5. 不管怎样, 这
软件 重置 有 非 效应 在 这 位 在 地址 0h.
11-16,19-24 p1b11 至 p1b0 端口 1 数据 输入
31 iqsel/p2b15 在 一个 端口 模式, iqsel = 1 followed 用 一个 rising 边缘 的 这
差别的 输入 时钟 将 获得 这 数据 在 这 i 频道
输入 寄存器. iqsel = 0 将 获得 这 数据 在 这 q
频道 输入 寄存器. 在 二 端口 模式, 这个 管脚 变为 这
端口 2 msb.
32 oneportclk/p2b14 With 这 pll 无能, 和 这 ad9773 在 一个 端口 模式, 这个
管脚 变为 一个 时钟 输出 这个 runs 在 两次 这 输入 数据
比率 的 这 i 和 q 途径. 这个 准许 这 ad9773 至 接受
和 demux interleaved i 和 q 数据 至 这 i 和 q 输入 reg-
isters.
33,34,37-42,45,46 p2b11 至 p2b0 端口 2 数据 输入.
56 spi_csb 碎片 选择/spi 数据 同步. 在 momentary 逻辑
高, resets spi 端口 逻辑 和 initializes 操作指南 循环.
55 spi_clk Data 输入 至 这 spi 端口 是 注册 在 这 rising 边缘 的
spi_clk. 数据 输出 在 这 spi 端口 是 注册 在 这
下落 边缘.
54 spi_sdio 双向的 数据 管脚. 数据 方向 是 控制 用 位 7 的
寄存器 地址 0h. 这 default 设置 为 这个 位 是 0, 这个
sets sdio 作 一个 输入.
53 spi_sdo 在 这 情况 在哪里 sdio 是 一个 输入, sdo acts 作 一个 输出.
当 sdio 变为 一个 输出, sdo enters 一个 高 z 状态.
79,77,75,74,71,70,
67,66,64,62 ACOM 相似物 一般
80.78.76,65,63,61 AVDD 相似物 供应 电压
51,43,36,26,17,10 DVDD 数字的 供应 电压
52,44,35,25,18,9 DCOM 数字的 一般
1,3 CLKVDD 时钟 供应 电压
4,7 CLKCOM C锁 供应 一般
rev. pra
: 点此下载
