管脚 描述 和 相等的 电路 #2
非. 标识 相等的 电路 描述
2V
在
相似物 信号 输入. 和 一个 2.0v 涉及 电压,
输入 信号 电压 在 这 范围 的 0 至 2.0 伏特
将 是 转变. 看 部分 1.2.
1V
REF
涉及 电压 输入. 这个 管脚 应当 是 驱动
从 一个 精确, 稳固的 涉及 源 在 这
范围 的 1.8 至 2.2v 和 绕过 至 一个 低-噪音
相似物 地面 和 一个 大而单一的 陶瓷的 电容,
nominally 0.01µf. 看 部分 1.1.
32 V
RP
积极的 涉及 绕过 管脚. 绕过 和 一个 0.1µf
电容. 做 不 连接 anything else 至 这个 管脚.
看 部分 3.1
31 V
RM
涉及 中点 绕过 管脚. 绕过 和 一个
0.1µf 电容. 做 不 连接 anything else 至
这个 管脚. 看 部分 3.1
30 V
RN
负的 reverence 绕过 管脚. 绕过 和 一个
0.1µf 电容. 做 不 连接 anything else 至
这个 管脚. 看 部分 3.1
10 时钟
样本 时钟 输入, TTL 兼容. 最大
振幅 应当 不 超过 3v.
8 CAL
校准 要求, 起作用的 高. 校准 循环
开始 当 CAL returns 至 逻辑 低. CAL 是 ignored
在 电源-向下 模式. 看 部分 2.2.
7PD
电源-向下, 起作用的 高, ignored 在 校准
循环. 看 paragraph 2.4
11 OE
输出 使能 控制, 起作用的 低. 当 这个 管脚 是
高 这 数据 输出 是 在 触发-状态
(高-阻抗) 模式.
28 或者
在 范围 指示信号. 这个 管脚 是 在 一个 逻辑 高 为
V
在
<
0 或者 为 V
在
>
V
REF
.
29 准备好
设备 准备好 指示信号, 起作用的 高. 这个 管脚 是 在 一个
逻辑 低 在 一个 校准 循环 和 当 这
设备 是 在 这 电源 向下 模式.
14-19,
22-27
D0 - D11
数字的 输出 文字, CMOS 兼容. D0 (管脚 14)
是 lsb, D11 (管脚 27) 是 msb. 加载 和 非 更多
比 50pf.
ADC12081
www.国家的.com3