–5–rev. prd
adg726/adg732
初步的 技术的数据
定时 特性
1,2, 3
参数 限制 在 t
最小值
, t
最大值
单位 情况/comments
t
1
0 ns 最小值
至
建制 时间
t
2
0 ns 最小值
至
支撑 时间
t
3
20 ns 最小值
脉冲波 宽度
t
4
10 ns 最小值 时间 在
循环
t
5
5 ns 最小值 地址, 使能 建制 时间
t
6
2 ns 最小值 地址, 使能 支撑 时间
注释
1
看 图示 1.
2
所有 输入 信号 是 指定 和 tr =tf = 5ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 (v
IL
+ v
IH
)/2.
3
有保证的 用 设计 和 characterisation, 不 生产 测试.
规格 主题 至 改变 没有 注意.
图示 1. 定时 图解
图示 1 显示 这 定时 sequence 为 闭锁 这 转变 地址 和 使能 输入. 这 latches 是 水平的 敏感的;
因此, 当
是 使保持 低, 这 latches 是 transparent 和 这 switches respond 至 这 地址 和 使能 输入.
这个 输入 数据 是 latched 在 这 rising 边缘 的
. 这 adg726 有 二
输入. 这个 使能 这 部分 至 是 使用
也 作 一个 双 16-1 频道 多路调制器 或者 一个 差别的 16 频道 多路调制器. 如果 一个 差别的 输出 是 必需的, 系
和
一起.
a0, a1, a2, a3, (a4)
EN
t
6
t
5
WR
t
3
CS
t
1
t
2
t
4
: 点此下载
