rev. 0–2–
ADP3410–规格
1
参数 标识 情况 最小值 典型值 最大值 单位
供应
供应 电压 范围 V
CC
4.15 5.0 6.0 V
安静的 电流 I
CCQ
关闭 模式 V
SD
< 0.8 v 10
µ
一个
运行 模式 V
SD
> 2.0 v, 非 切换 1 2 毫安
vccgd 输出
输出 电压 高 V
CC
= 4.6 v, i
加载
= 10 毫安 4.5 4.55 V
输出 电压 低 V
CC
< uvlo, i
加载
= 10
µ
一个 0.1 0.2 V
vccgd 传播 延迟
2, 3
tpdh
VCCGD
,
SD
变得 高 10
µ
s
(看 图示 4) tpdl
VCCGD
SD
变得 低 10
µ
s
同步的 整流器
监控
输出 电压 高 4.15 V
输出 电压 低 V
CC
= 4.6 v, c
加载
= 100 pf 50 mV
转变 时间
2
tr
SRMON
,
tf
SRMON
V
CC
= 4.6 v, c
加载
= 100 pf 20 ns
传播 延迟
2, 3
tpdh
SRMON
drvlsd 是 高 和 15 ns
drvl 变得 高, 或者
drvlsd 变得 低
tpdl
SRMON
drvlsd 是 高 和 15 ns
drvl 变得 低
欠压 lockout
uvlo 门槛 4.2 4.4 4.6 V
uvlo hysteresis 0.05 V
uvlo 逻辑 起作用的 门槛 1.5 V
UVLO
2, 3
传播 延迟 tpdh
UVLO
V
CC
变得 高 10
µ
s
(看 图示 5) tpdl
UVLO
V
CC
变得 低 10
µ
s
超(电)压 保护
trip 门槛 1.145 1.2 1.255 V
Hysteresis 0.8 V
偏差 电流 0.2 1.0
µ
一个
OVP
2, 3, 4
传播 延迟 tpdh
OVP
V
CC
= 4.6 v, ovpset 变得 高 0.5
µ
s
同步的 整流器 使能
DRVLSD
输入 电压 高
5
2.0 V
输入 电压 低
5
0.8 V
传播 延迟
2, 3
tpdl
DRVLSD
,v
CC
= 4.6 v, 30 ns
(看 图示 3) tpdh
DRVLSD
C
加载 (drvl)
= 3 nf
SD
输入
输入 电压 高
5
2.0 V
输入 电压 低
5
0.8 V
pwm 输入 (在)
输入 电压 高
5
2.0 V
输入 电压 低
5
0.8 V
热的 关闭
overtemperature trip 要点 165
°
C
otp hysteresis 10
°
C
高-一侧 驱动器
输出 阻抗, sourcing 电流 V
BST
– v
SW
= 4.6 v 2.5 5
Ω
输出 阻抗, sinking 电流 V
BST
– v
SW
= 4.6 v 2.5 5
Ω
drvh 转变 时间
2
tr
DRVH
,v
BST
– v
SW
= 4.6 v, c
加载
= 3 nf 20 35 ns
(看 图示 6) tf
DRVH
drvh 传播 延迟
2, 3
tpdh
DRVH
,v
BST
– v
SW
= 4.6 v 10 20 便条 6 ns
(看 图示 6) tpdl
DRVH
25 ns
(t
一个
= 0
c 至 85
c, v
CC
= 5 v, vbst = 4 v 至 26 v,
SD
> 2 v, 除非 否则
指出)