adsp-21062/adsp-21062l
–3–
rev. c
包含 一个 2 mbit sram 记忆 (4 mbit 在 这 adsp-21060),
host 处理器 接口, dma 控制, 串行 端口 和
link 端口 和 并行的 总线 connectivity 为 glueless dsp
multiprocessing.
图示 1 显示 一个 块 图解 的 这 adsp-21062, illustrating
这 下列的 architectural 特性:
computation 单位 (alu, 乘法器 和 shifter) 和 一个
shared 数据 寄存器 文件
数据 地址 发生器 (dag1, dag2)
程序 sequencer 和 操作指南 cache
间隔 计时器
在-碎片 sram
外部 端口 为 接合 至 止-碎片 记忆 和
Peripherals
host 端口 和 multiprocessor 接口
dma 控制
串行 端口 和 link 端口
jtag 测试 进入 端口
图示 2 显示 一个 典型 单独的-处理器 系统. 一个 multi-
处理 系统 是 显示 在 图示 3.
表格 i. adsp-21062/adsp-21062l benchmarks (@ 40 mhz)
1024-pt. complex fft 0.46 ms 18,221 循环
(radix 4, 和 数字 反转)
fir 过滤 (每 tap) 25 ns 1 循环
iir 过滤 (每 biquad) 100 ns 4 循环
分隔 (y/x) 150 ns 6 循环
inverse 正方形的 root (1/
√
x
) 225 ns 9 循环
dma 转移 比率 240 mbytes/s
S
一般 便条
这个 数据 薄板 代表 生产 released 规格 为
这 adsp-21062 (5 v) 和 adsp-21062l (3.3 v) processors,
为 两个都 33 mhz 和 40 mhz 速 grades. 这 产品 名字
“adsp-21062” 是 使用 全部地 这个 数据 薄板 至 代表
所有 设备, 除了 在哪里 expressly 指出.
一般 描述
这 adsp-21062 sharc—super harvard architecture
computer—is 一个 信号 处理 microcomputer那 提供 新
能力 和 水平 的 效能. 这 adsp-21062
sharcs 是 32-位 processors 优化 为 高 效能
dsp 产品. 这 adsp-21062 builds 在 这 adsp-21000
dsp 核心 至 表格 一个 完全 系统-在-一个-碎片, adding 一个 双-
ported 在-碎片 sram 和 整体的 i/o peripherals supported
用 一个 专心致志的 i/o 总线.
fabricated 在 一个 高 速, 低 电源 cmos 处理, 这
adsp-21062 有 一个 25 ns 操作指南 循环 时间 和 运作
在 40 mips. 和 它的 在-碎片 操作指南 cache, 这 处理器
能 execute 每 操作指南 在 一个 单独的 循环. 表格 i 显示
效能 benchmarks 为 这 adsp-21062.
这 adsp-21062 sharc
代表 一个 新 标准 的 inte-
gration 为 信号 计算机, 结合 一个 高 效能
floating-要点 dsp 核心 和 整体的, 在-碎片 系统 特性
: 点此下载
