5
一个/t89c51cc01
4129l–can–08/05
Table1.
管脚 描述
管脚 名字 类型 描述
VSS 地
电路 地面
VCC
供应 电压
VAREF 涉及 电压 为 模数转换器 (输入)
VAGND 涉及 地面 为 模数转换器 (内部 连接 至 vss)
p0.0:7 i/o
端口 0:
是 一个 8-位 打开 流 bi-directional i/o 端口. 端口 0 管脚 那有 1’s 写 至 它们 float, 和 在 这个 状态 能 是 使用作
高-阻抗 输入. 端口 0 是 也 这 多路复用 低-或者der 地址 和 数据 总线 在 accesses 至 外部 程序
和 数据 记忆. 在 这个 应用 它 使用 强 内部的 拉-ups 当 发出 1’s.
端口 0 也 输出 这 代号 字节 在 程序 validation.外部 拉-ups 是 必需的 在 程序 verification.
p1.0:7 i/o
端口 1:
是 一个 8-位 bi-directional i/o 端口 和 内部的 拉-ups. port 1 管脚 能 是 使用 为 数字的 输入/输出 或者 作 相似物 输入s 为
这 相似物 数字的 转换器 (模数转换器). 端口 1 管脚 那 有 1’s written 至 它们 是 牵引的 高 用这 内部的 拉-向上 transistors
和 能 是 使用 作 输入 在 这个 状态. 作 输入, 端口 1 pins 那 是 正在 牵引的 低 externally 将 是 这 源 的 current
(i
IL
, 看 部分 "电的 典型的") 因为 的 这 内部的 拉-ups. 端口 1 管脚 是 assigned 至 是 使用 作 相似物
输入 通过 这 adccf 寄存器 (在 这个 情况这 内部的 拉-ups 是 disconnected).
作 一个 secondary 数字的 函数, 端口 1 包含 这 计时器 2 external 触发 和 时钟 输入; 这 pca 外部 时钟 输入 和
这 pca 单元 i/o.
p1.0/an0/t2
相似物 输入 频道 0,
外部 时钟 输入 为 计时器/counter2.
p1.1/an1/t2ex
相似物 输入 频道 1,
触发 输入 为 计时器/counter2.
p1.2/an2/eci
相似物 输入 频道 2,
pca 外部 时钟 输入.
p1.3/an3/cex0
相似物 输入 频道 3,
pca 单元 0 entry 的 输入/pwm 输出.
p1.4/an4/cex1
相似物 输入 频道 4,
pca 单元 1 entry 的 输入/pwm 输出.
p1.5/an5/cex2
相似物 输入 频道 5,
pca 单元 2 entry 的 输入/pwm 输出.
p1.6/an6/cex3
相似物 输入 频道 6,
pca 单元 3 entry 的 输入/pwm 输出.
p1.7/an7/cex4
相似物 输入 频道 7,
pca 单元 4 entry ot 输入/pwm 输出.
端口 1 receives 这 低-顺序 地址 字节 during 非易失存储器 程序编制 和 程序 verification.
它 能 驱动 cmos 输入 没有 外部 拉-ups.
p2.0:7 i/o
端口 2:
是 一个 8-位 bi-directional i/o 端口 和 内部的 拉-ups. 端口2 管脚 那 有 1’s 写 至 它们 是 牵引的 高 用 这 在ternal
拉-ups 和 能 是 使用 作 输入 在 这个 状态. 作 输入, 端口2 管脚 那 是 正在 牵引的 low externally 将 是 一个 源的
电流 (i
IL
, 看 部分 "电的 典型的") 因为 的 这 内部的 拉-ups. port 2 emits 这 高-顺序 地址 字节
在 accesses 至 这 外部 程序 记忆 和 在 accesses 至 外部 数据 记忆 那 使用 16-位 地址
(movx @dptr). 在 这个 应用, 它 使用 强 内部的拉-ups 当 发出 1’s. 在 accesses 至 外部 数据
记忆 那 使用 8 位 地址 (movx @ri), 端口 2 transmits 这 内容 的 这 p2 特定的 函数 寄存器.
它 也 receives 高-顺序 地址和 控制 信号 在 程序 validation.
它 能 驱动 cmos 输入 没有 外部 拉-ups.
: 点此下载
