9
at89c51rb2/rc2
4180B
–
8051
–
04/03
Table12.
管脚 描述 为 40 - 44 管脚 包装
Mnemonic
管脚 号码
类型 名字 和 函数DIL LCC vqfp44 1.4
V
SS
20 22 16 I
地面
: 0v 涉及
V
CC
40 44 38 I
电源 供应
: 这个 是 这 电源 供应 电压 为 正常的, 空闲 和 电源-向下
运作
p0.0 - p0.7 39 - 32 43 - 36 37 - 30 i/o
端口 0
: 端口 0 是 一个 打开-流, bi-directional i/o 端口. 端口 0 管脚 那 有 1s
写 至 它们 float 和 能 是 使用 作 高 阻抗 输入. 端口 0 必须 是
polarized 至 v
CC
或者 v
SS
在 顺序 至 阻止 任何 parasitic 电流 消耗量. 端口 0
是 也 这 多路复用 低-顺序 地址 和 数据 总线 在 进入 至 外部
程序 和 数据 记忆. 在 这个 应用, 它 使用 强 内部的 拉-向上 当
发出 1s. 端口 0 也 输入 这 代号 字节 在 flash 程序编制. 外部
拉-ups 是 必需的 在 程序 verification 在 这个 p0 输出 这 代号
字节.
p1.0 - p1.7 1 - 8 2 - 9 40 - 44
1 - 3
i/o
端口 1
: 端口 1 是 一个 8-位 bi-directional i/o 端口 和 内部的 拉-ups. 端口 1 管脚 那
有 1s 写 至 它们 是 牵引的 高 用 这 内部的 拉-ups 和 能 是 使用 作
输入. 作 输入, 端口 1 管脚 那 是 externally 牵引的 低 将 源 电流
因为 的 这 内部的 拉-ups. 端口 1 也 receives 这 低-顺序 地址 字节
在 记忆 程序编制 和 verification.
alternate 功能 为 at89c51rb2/rc2
端口 1 包含:
12 40 i/o
p1.0
: 输入/输出
i/o
t2 (p1.0):
计时器/计数器 2 外部 计数 输入/clockout
23 41 i/o
p1.1:
输入/输出
I
t2ex:
计时器/计数器 2 再装填/俘获/方向 控制
I
SS
:
spi 从动装置 选择
34 42 i/o
p1.2:
输入/输出
I
eci:
外部 时钟 为 这 pca
45 43 i/o
p1.3:
输入/输出
i/o
cex0:
俘获/对比 外部 i/o 为 pca 单元 0
56 44 i/o
p1.4:
输入/输出
i/o
cex1:
俘获/对比 外部 i/o 为 pca 单元 1
67 1 i/o
p1.5:
输入/输出
i/o
cex2:
俘获/对比 外部 i/o 为 pca 单元 2
i/o
miso:
spi 主控 输入 从动装置 输出 线条
当 spi 是 在 主控 模式, miso receives 数据 从 这 从动装置 附带的. 当
spi 是 在 从动装置 模式, miso 输出 数据 至 这 主控 控制.
78 2 i/o
p1.6
: 输入/输出
i/o
cex3:
俘获/对比 外部 i/o 为 pca 单元 3
i/o
sck:
spi 串行 时钟
sck 输出 时钟 至 这 从动装置 附带的
89 3 i/o
p1.7
: 输入/输出:
: 点此下载
