bq4802Y
bq4802LY
SLUS464C
–
8月 2000
–
修订 六月 2002
www.德州仪器.com
5
管脚 assignments
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
输出
X1
X2
WDO
INT
RST
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
V
CC
我们
CE
在
CE
输出
BC
WDI
OE
CS
V
SS
DQ7
DQ6
DQ5
DQ4
DQ3
dw 或者 pw 包装
(顶 视图)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
输出
NC
NC
WDO
INT
RST
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
V
CC
我们
CE
在
CE
输出
NC
WDI
OE
CS
NC
DQ7
DQ6
DQ5
DQ4
DQ3
dsh 包装
(顶 视图)
NC
–
非 内部的 连接
终端 功能
终端
i/o 描述
名字 非.
i/o 描述
A0 10 A0
–
A3
准许 进入 至 这 16 字节 的 real-时间 时钟 和 控制 寄存器.
A1 9
yg
A28
A37
BC24
(1)
bc 应当 是 连接 至 一个 3-v backup cell. 一个 电压 在里面 这 v
BC
范围 在 这 bc 管脚 应当 是 呈现
在之上 电源 向上 至 提供 恰当的 振荡器 开始-向上. 不 accessible 在 单元 包装.
CE
在
26 输入 至 这 碎片-使能 gating 电路
CE
输出
25 CE
输出
变得 低 仅有的 当 ce
在
是 低 和 v
CC
是 在之上 这 电源 失败 门槛. 如果 ce
在
是 低, 和 电源 失败
occurs, ce
输出
stays 低 为 100
µ
s 或者 直到 ce
在
变得 高, whichever occurs 第一.
CS 21 I 碎片-选择 输入
DQ0 11 I DQ0
–
DQ7
提供 x8 数据 为 real-时间 时钟 信息. 这些 管脚 连接 至 这 记忆 数据 总线.
DQ1 12 I
Q Q y
DQ2 13 I
DQ3 15 I
DQ4 16 I
DQ5 17 I
DQ6 18 I
DQ7 19 I
INT 5 INT变得 低 当 一个 电源 失败, periodic, 或者 alarm 情况 occurs. int是 一个 打开-流 输出.
OE 22 OE提供 这 读 控制 为 这 rtc 记忆 locations.
RST 6 RST变得 低 whenever v
CC
falls 在下 这 电源 失败 门槛. rst仍然是 低 为 200 ms (典型) 之后
V
CC
crosses 这 门槛 在 电源-向上. 这 bq4802y/bq4802ly 也enters 这 重置 循环 当RST是 released
从 正在 牵引的 低 为 更多 比 1
µ
s.
V
CC
28 I 5-v 或者 3.3-v 输入
V
输出
1 O V
输出
提供 这 高等级的 的 v
CC
或者 v
BC
, 切换 内部, 至 供应 外部 内存.
V
14 地面
V
SS
20
(1)
(1)
这个 管脚 应当 是 left unconnected (nc) 当 使用 这 snaphat (dsh) 包装.
: 点此下载
